# 微細化技術に起因するシリコンデバイス特性劣化の

# 発生機構の検討とその改善

# 倉知 郁生

#### 概要

スマートフォン等に代表される現代の電子機器による、よりフレンドリーな高度情 報化社会は、シリコン系デバイスの微細化による高性能化やコストダウンによって可 能になったといっても過言ではない。 半導体デバイスの微細化は、シリコン上に形 成するゲート電極や配線等のピッチの縮小により行われているが、半導体デバイスを 構成している素子である電界効果トランジスタ(MOSFET: Metal Oxide Semiconductor Field Effect Transistor)の微細化も必要である。しかしながら、MOSFETにおいては、 ノイズマージンの確保等のため電源電圧をそれほど低減できない等の理由から、微 細化に伴い素子内部の電界が高くなり、特にその長期信頼性に及ぼす影響が無視 できなくなってきている。 その一つがホットキャリア注入と呼ばれるゲート酸化膜へ のキャリア(電子あるいは正孔)の注入現象である。 さらにこのホットキャリア注入の 抑制のために導入した MOSFET の新構造が新たな問題である静電耐量の低下も引 き起こした。 これらの現象の根本的な原因はともに高電界によって発生したホットキ ャリアの注入とそれによるシリコン-酸化膜界面の界面準位の発生によるものである。 さらに、微細化実現のために必要な新規プロセスの一つである、RTP (Rapid Thermal Processing)でも、界面準位の形成が確認され、微細化された MOSFET の特性の低下 や信頼性の低下を招いている。 本研究では、これらの微細化によって生じた問題に 対し、特性変動現象を明らかにし、その改善策を提案することで、より高性能で高信 頼な半導体デバイスを実現することを目的とした。

本研究の一つ目の課題は、MOSFET のアナログ動作において重要なパラメータ であるドレインコンダクタンスのホットキャリア注入による変動機構の究明とアナログ 特性変動からのアナログ素子の寿命予測である。ホットキャリア注入によるドレイン コンダクタンス変動は、Gradual Channel Approximationを用いた物理モデルを使って ホットキャリア注入による界面準位の発生を考慮することで説明できることを初めて 示した。 また、このモデルを用いることで、アナログアンプの利得変動から見た寿命 も予測できることも示した。 特に、この寿命のゲート長依存は、デジタル系で定義さ れている寿命と異なっており、高信頼なアナログ素子の実現には不可欠な寿命予測 モデルとなっている。

二つ目の課題は、ホットキャリア注入抑制のためのドレイン電界を低減する構造 である、LDD (Lightly Doped Drain) MOSFET の導入が静電耐量の低下を招いた原 因の究明とその改善である。 静電気注入後に新たに見つかったソフトブレークダウ ン現象による MOSFET のオフリーク増大機構についての解析結果を示す。 このオフ リーク増大機構の考察から、静電耐量を改善することができる LDD 部へのヒ素の追 加イオン注入、あるいはオフセットゲート MOSFET 保護素子の適用の二つの方法を 提案する。 これら二つの方法により、LDD 構造の MOSFET を半導体デバイスに用 いても、十分な静電耐量に改善することができた。

三つ目の課題は微細化に必須となるプロセスである RTP による界面準位の発生 機構の解明である。 界面準位の発生は RTP という高温熱処理中にシリコンと酸化 膜の熱膨張係数差によって機械的ストレスが発生し、界面準位が発生したことを示し た。 さらに、熱処理中に酸化膜は粘性流動を起こし、それにより発生した界面準位 が修復されることも示した。 これは、RTP において界面準位発生を抑制するプロセス 条件の組み立てに有用であると考える。

以上の事から、本研究から導き出された現象の理解とそれに伴う改善方法は半 導体デバイスの微細化に貢献することができ、より快適な社会を実現できる電子機器 の出現を可能にしたと考えている。 目次

第1章 序論	1
1.1 半導体デバイスの発達と素子の微細化	1
1. 2 MOSFET 構造と製造プロセス	3
1.3 素子の微細化に伴うホットキャリアの発生と課題	10
1.4 ホットキャリア発生低減と素子の静電破壊耐量	14
1.5 微細化プロセスが誘発する課題	18
第1章 参考文献	22
第2章 ホットキャリア注入による n 型 MOSFET のドレインコンダクタンス	
変動物理モデル	25
2.1 まえがき	25
2.2 ホットキャリア注入による特性変動モデル	26
2. 2. 1 ホットキャリア注入による MOSFET の線形領域の特性変動	26
2. 2. 2 飽和領域におけるドレイン電流	29
2.2.3 ドレインコンダクタンス変動モデル	32
2.3 実験方法	33
2.4 測定結果と考察	34
2. 4. 1 ホットキャリア注入による単体トランジスタアンプの利得変動	34
2. 4. 2 ドレインコンダクタンス変動モデルの妥当性	36
2. 4. 3 ドレインコンダクタンス変動による寿命の実効ゲート長依存性	38
2. 4. 4 ドレインコンダクタンス変動による寿命の基板電流依存性	41
2.4.5 アナログアンプの寿命予測	43
2.5 結論	49
第2章 参考文献	50

第3章 出力 MOSFET でのソフトブレークダウン現象による ESD 耐量低下	
の解明とその改善	53
3.1 まえがき	53
3.2 実験方法	54
3.3 ESD 試験前後のリーク電流特性	56
3. 4 スナップバックストレスによるソフトブレークダウン現象の発生	58
3.5 ソフトブレークダウン現象でのリーク電流の経路解析	59
3.6 ソフトブレークダウン現象のメカニズム	62
3.7 ソフトブレークダウン現象でのリーク電流増加メカニズム	65
3.8 ソフトブレークダウン現象による ESD 耐量低下の改善	69
3.8.1 ドレインエンジニアリングを用いた ESD 耐量の改善	69
3.8.2 ヒ素の追加イオン注入による ESD 耐量の改善	70
3.8.2.1 ヒ素の追加イオン注入 LDD MOSFET の寄生抵抗	70
3.8.2.2 ヒ素の追加イオン注入 LDD MOSFET の基板電流	72
3.8.2.3 ヒ素の追加イオン注入 LDD MOSFET の初期リーク電流	73
3.8.2.4 ヒ素の追加イオン注入 LDD MOSFET による	
ソフトブレークダウン現象の改善	75
3.8.3 オフセットゲート MOSFET 保護素子での改善	76
3.8.3.1 オフセットゲート MOSFET のコンセプトと構造	76
3.8.3.2 オフセットゲート MOSFET の保護素子による	
ESD 耐量の改善	77
3.9 結論	78
第3章 参考論文	80

II

第4章 RTPによる界面準位の生成と消滅に関する検討	82
4.1 まえがき	82
4.2 試料の作成と測定方法	84
4.3 測定結果と考察	86
4.3.1 RTP 前の測定サンプルの界面準位と	
SCA での界面準位測定の妥当性	86
4.3.2 RTP 温度と界面準位発生量	88
4.3.3 機械的ストレスと界面準位	91
4.3.4 RTP時間と界面準位	93
4.4 結論	97
第4章 参考文献	99
第5章 総括	104
5.1 本研究の成果	104
5.2 今後の展開	106
謝辞	108
付録 発表論文リスト	110

#### 第1章 序論

## 1.1 半導体デバイスの発達と素子の微細化

ここ半世紀において電子機器は急速に発展し、新たなる機器の出現によって産業 構造や社会構造まで変化してきている。 実際、30 年ばかり前では、電子機器の代 表でもある電子計算機は一室を専用するほどの大きさであったが、ノート型パーソナ ルコンピュータやタブレット端末、スマートフォンのように過去の電子計算機以上の機 能・性能が手のひら上の機器で実現される時代である。 また、パーソナルコンピュー タの普及と情報通信技術の進歩により、全世界がインターネットを通してリアルタイム でつながるという高度な情報共有化技術が台頭し、これによっても産業構造や社会 生活のシステムも大きく変換していったことは周知の事実である。 さらに、近年にお いては、種々のセンサーによって感知された情報がインターネットにつながり、より高 度な情報サービスが可能となる、IOT (Internet of Things)が注目されている。 この応 用では、例えば健康管理という観点から、ウエアラブルデバイスで収集された脈拍や 体温、血糖値等がインターネットに送信・データ処理され、リアルタイムに体調の異常 を予測警告できるというシステムがある。 このように、電子機器の発展は、現代の社 会生活に不可欠な技術であり、今後の人間社会にとっても重要な位置を占めている のは疑う余地もない。

この電子機器の発展を支えることができたのは、LSI(Large Scale Integrated Circuit)と呼ばれる半導体デバイスの微細化によってデバイスサイズの縮小化、高機能化とコストダウンが実現できたことによるものが大きい。 Intel の Gordon E. Moore が 1965 年に提唱した Moore の法則によれば、半導体デバイスの集積密度は2年で ほぼ倍増するとされている。 その予測から 50 年経た現在でも、最近はその微細化 速度は遅延気味でもあるが、ほぼ予測に従って高密度化(つまり素子寸法の縮小)が 進んでいる。 50 年間、微細化速度が維持されたことは、事実、驚くべきことである。

自分自身の半導体開発経験からも、開発に従事し始めた 1983 年ころには 1 µm 程度 のテクノロジーノードのデバイス開発が行われていたが、約 30 年後の 2015 年では 17 nm のテクノロジーノードが開発されたニュースがリリースされており、この 30 年を見た だけでも、線分で約 60 分の 1 に縮小(面積では約 3600 分の 1)されたことになる。

このように非常に短期間で半導体デバイスが縮小化され高集積化できたのは、シ リコンを材料とした、金属酸化膜半導体電界効果トランジスタ(Metal Oxide Smiconductor Field Effect Transistor: MOSFET)によってデバイスが構成されていた からと言っても過言ではあるまい。材料としてのシリコンはいたるところに存在してい る。 また、シリコンの単結晶を得る方法としては、チョコラルスキー法と呼ばれる、石 英るつぼ中にある溶融したシリコンを種となるシリコン結晶によって引き揚げ結晶成 長させる方法がある。 この方法で、容易に高純度で且つ欠陥の少ないシリコンイン ゴットを得ることができる。 さらに、シリコンは酸素雰囲気中の高温熱処理で、簡単 にシリコン酸化膜という良質な絶縁膜を形成することができる。 またその酸化によっ て形成されたシリコンと酸化膜の界面は、シリコンのバンドギャップ中に存在する界面 準位がほぼ 10<sup>10</sup>~10<sup>11</sup> cm<sup>-2</sup> オーダーという十分に低い密度に抑えられた良好な界 面である。 これによって、シリコン上に形成された MOSFET 特性を良好なものとする とともに、プレーナー型のデバイス形成を容易にすることができた。 そのため、これ ほど早い微細化スピードを維持しながら、半世紀という長い期間において微細化を進 めていく事が出来た。 しかしながら、微細化は MOS 構造としても弱点となるシリコン -酸化膜界面に影響を与え、界面準位の発生という形で MOSFET 特性の変動を招い ていることも事実である。本論文においては、この現象について発生した界面準位 がどのようにデバイス特性に影響を与えたかを検討し、その回避手段を提案すること で、更なる微細化に貢献することを第一の目的とした。

#### 1.2 MOSFET 構造と製造プロセス

本論文では、半導体デバイスの微細化に伴う問題について述べるが、半導体デ バイスの構成素子である MOSFET について、その基本的構造や製造プロセスを理解 することは、微細化によって起こるであろう問題を理解する上では重要なことである。 ここでは、典型的な微細化対応のトランジスタである LDD(Lightly Doped Drain)構造 の n 型 MOSFET について、構造やその製造プロセスをレビューする。

LDD MOSFET の典型的な表面からのパターン図を図. 1-1(a)に、概略的断面図 を図.1-1(b)に示す。 MOSFET は、四角いアクティブパターンによってシリコン上で素 子分離領域と実際にMOSFETの動作に関与するシリコン領域に分けられる。 さらに、 このアクティブ領域をまたがるようにゲート電極となるパターンが書かれている。 ゲ ート電極と素子分離領域をマスクとしてドーパントのイオンを注入することで、ゲート の左右に対称的にソースとドレインが形成される。 これらゲート・ソース・ドレインに 金属配線を電気的に接続するコンタクトがある。 これによって、MOSFET を金属配 線から電気的に接続し動作させることができる。 図. 1-1(b)の断面でみると、シリコン とゲート電極間には薄いゲート酸化膜(絶縁膜)が形成されており、ゲート電極の電位 による電界効果によってシリコン表面のポテンシャルが制御されることがわかる。ゲ ート電極に閾値以上の電圧がかかると、この電界効果によって、チャネルと呼ばれる シリコン表面に反転したn型の反転層が形成され、ソースとドレインがこのn型反転層 で接続されることで、電流(ドレイン電流)が流れる。 ゲート電圧が閾値以下であると、 チャネル部のシリコン表面はp型のままであり、ドレインと基板間には逆バイアスがか かっている状態であるため、電流は流れず MOSFET はオフ状態にある。 つまりゲー ト電位により、オン・オフのトランジスタ動作が可能となる。 ソース・ドレインは基本的 に n 型の濃度の濃い層であるが、微細化 MOSFET では後述するようにドレイン部の 電界緩和を目的にした濃度が低めの n-層がチャネルと n+層の間に形成されている。



(a) MOSFET平面

(b) A-A'断面概略

[図. 1-1] MOSFET の平面パターンと断面概略図

図. 1-1 に示したような LDD MOSFET をシリコンのインゴットから切り出したシリコ ンウエハ上に形成することで半導体デバイスができる。 半導体デバイスはシリコン ウエハの状態で加工されるウエハプロセスとそのウエハからチップを個片化しパッケ ージするアッセンブリプロセスに大別されるが、微細化が進められたのはチップ内で あることから、ここではウエハプロセスのみについて説明する。 ウエハプロセスも大 きく、素子分離プロセス、MOSFET 形成プロセス、配線プロセスに分けることができる。 ただし、半導体デバイスでもメモリにおいてはデータの記憶素子としてのメモリセルが 必要であり、メモリセル作成のためのプロセスがこの基本プロセスに付加されることに なる。 センサーデバイスも同様で、センサー作成のためのプロセスが付加される。 典型的なプロセスフローを図. 1-2 に示した。 最初のプロセスは、素子分離プロセス であり、図. 1-2 の(i)~(iii)に相当する。 このプロセスは LOCOS (LOCal Oxidation of Silicon、選択酸化)プロセスとして知られており、テクノロジーノードで 0.35 µm 以前は ー般的に用いられていた。 まず、シリコンウエハに熱酸化により酸化膜を形成、さら に減圧 CVD 法により窒化膜を酸化膜上に形成する。 アクティブパターンが描かれて いるマスクを用いて、このウエハ上に通常のホトリソグラフィー技術でレジストパター ンを形成する。 さらにレジストをマスクに窒化膜をエッチング、レジスト除去後に熱酸 化することで、窒化膜は酸素を通さないことから、素子分離領域である窒化膜がない ところのシリコンのみ酸化されて、厚いフィールド酸化膜が形成、トランジスタが形成さ れるアクティブ領域には厚い酸化膜は形成されずに、電気的な素子間分離が可能と なる。 ここで前述したように、熱酸化膜は良好な絶縁膜であることから、このような簡 便な方法で素子分離が可能となっている。 その後、熱リン酸等で窒化膜を選択エッ チすることで素子分離は完成する。ここで、注意しなければならないのは、図. 1-2(iii)に示したようにフィールド酸化時に窒化膜の端から酸素が横方向拡散しシリコ ンが酸化されるため、窒化膜でできたパターンより仕上がりのアクティブパターンが小 さいという寸法変換差を持ち、後に述べるが、これがさらなる微細化ための障害とな ることである。素子分離プロセスの次は MOSFET 形成プロセスとなる。 これは、図. 1-2 の(iv)~(xi)に相当する。 実際の半導体デバイスでは CMOS (Complimentary MOS) デバイスであるため n 型のみならず p 型 MOSFET も形成が必要で、プロセス 数もこれ以上となるが、基本的な製造方法は変わらないため、ここではn型 MOSFET の製造工程だけについて述べている。 LOCOS の素子分離プロセスの後、表面のシ リコンを一度犠牲酸化する。 その犠牲酸化膜を通して、チャネル部に所望の閾値が 得られるチャネル濃度にするためのボロンのイオン注入を実施し犠牲酸化膜除去す る。 次に酸化により薄いゲート酸化膜をチャネル表面に形成し、ゲート電極となるポ リシリコンを生成し、高濃度の n+となるように不純物のドーピングを行う。 さらに、ゲ ート配線が低抵抗となるようにタングステンシリサイド(WSix)の生成を行う。 ゲート パターンが描かれたマスクを用いて、通常のホトリソグラフィー技術により、ゲートのレ ジストパターンをウエハ上に形成し、レジストパターンをマスクとして、WSix とポリシリ コンをエッチングすることで、ゲート電極及びゲート配線が形成される。次にホトリソ グラフィー技術により、n チャネル領域以外をレジストでカバーし、LDD 構造の n-層と

なるリンをイオン注入する。 さらに、レジスト除去後に酸化膜を CVD にて生成、異方 性の RIE (Reactive Ion Etch)によってゲート脇に酸化膜を残すサイドウォールエッチン グを実施する。 次に、レジストで n チャネル領域以外をカバーし、MOSFET のソー ス・ドレインのn+層となるヒ素をイオン注入する。レジストを除去した後、LDDに注入 されたリンやソース・ドレインに注入されたヒ素を活性化するために高温の熱処理を 実施する。 この時、詳しくは後述するが、従来用いられていた拡散炉を用いた熱処 理では熱処理時間が長く、不純物が横方向に拡散するため、実効のゲート長が短く なってしまうということが起こってしまう。 微細化にはこの横方向拡散を抑制するの が、課題の一つとなっている。次に、p基板とのコンタクトを取るp+層の形成を経て、 MOSFET 形成プロセスは終了する。この後、図. 1-2(xii)~(xiv)に示した配線プロセ スになるが、まず全面に絶縁膜を形成して、所望の層に電気的に接続するためにの コンタクトをホトリソグラフィー技術とエッチングにより形成、メタルのスパッタとホトリソ グラフィーとエッチングによりメタル配線が形成され、基本的な MOSFET の構造は完 成する。 このようなプロセスによって半導体デバイスは製造されているが、微細化の 要点は、ホトリソグラフィーとエッチング技術の革新によっての微細線幅・間隔のパタ ーンを形成することと LOCOS やソース・ドレインの熱拡散であげた寸法変換差の無 駄を省くことである。 加えて、ゲート長・幅を縮小した微細 MOSFET で高性能・高信 頼性を実現することである。



[図. 1-2(1)] n 型 MOSFET の基本的な製造プロセスフロー(1)



[図. 1-2(2)] n 型 MOSFET の基本的な製造プロセスフロー(2)





- ····· O レジスト除去 O 熱拡散
  - 〇 熱拡散
     〇 層間絶縁膜生成







[図. 1-2(3)] n 型 MOSFET の基本的な製造プロセスフロー(3)

### 1.3 素子の微細化に伴うホットキャリアの発生と課題

半導体デバイスが良好な電気特性を維持し、且つ早いスピードでの微細化が可能 となったのは、シリコンという材料の持つ特性に負うところが大きいが、微細化をすす めるにはいろいろな課題もあった。 その一つは、素子寸法は物理的に縮小可能であ っても、デバイスが使用する電源電圧はMOSFETの閾値電圧の維持やノイズ耐性維 持のためにスケーリング則に従い低減できないという問題である。 そのため、 MOSFET においては、特にドレイン部の電界上昇によってドレイン空乏層内でキャリ アが加速され、シリコン-酸化膜間の障壁高さよりも高いエネルギーのいわゆるホット キャリアの発生につながった。 このホットキャリアは酸化膜中に注入される際にシリ コン-酸化膜界面に界面準位を作り、また酸化膜中に注入されたキャリアがトラップす ることで酸化膜中の電荷となり、MOSFET の動作特性を変動させるという現象が起こ った。この対策としてドレイン電界を緩和する新たなドレイン構造の MOSFET が提 案・導入された。(このようなドレイン構造の改良を一般的にドレインエンジニアリン グと呼ばれる。) しかしながら、これらのドレイン構造の改良を行ったとしても、ホット キャリア注入を完全に抑止できる訳ではなく、MOSFET が動作することでの特性変動 を完全に抑制できる訳ではない。 つまり、半導体デバイスの信頼性を考えた時、半 導体デバイスの動作時間に対してどれだけ MOSFET の特性変動が起こっているかを 精度よく予測することが必要となってきた。 この予測を元に回路動作不良の起こる であろう半導体デバイスの寿命を算出することで、初めて半導体デバイスの長期信 頼性を保証することが可能となる。

この MOSFET の特性変動の予測を行うには、ホットキャリアの発生原因となる、ドレイン空乏層の電界を電気特性からモニタする必要がある。 ドレインに高い電圧が印加され、MOSFET が飽和領域になっているときホットキャリアが効率よく発生する。 n型 MOSFET でのこの状態の断面概略図を図.1-3 に示した。 飽和領域では、反転 層であるチャネルにソースから電子が流れていき、ピンチオフ点を過ぎた電子はドレ イン空乏層内に注入される。 注入された電子は、ドレイン空乏層内の電界によって 加速され、空乏層内で衝突イオン化を起こし、電子-正孔対を作る。 この新たに発生 したキャリアもドレイン空乏層内の電界で加速され、結果的にドレインアバランシェを 引き起こし、多量のキャリアがドレイン空乏層内に発生する。 この発生したキャリア の一部はドレイン空乏層電界により、シリコンに対する酸化膜の障壁である 3.1 eV 以 上のエネルギーを持ち、ホットキャリアとなってゲート酸化膜に注入される。 また、ゲ ート酸化膜へ注入されなかった大多数の電子はドレインに流れ、同様に正孔は基板 に流れる。 ドレインアバランシェによって正孔が発生し、その発生した正孔の量はド レイン電界で決まっていることと、発生した正孔のほとんどは基板電流として流れるた め、基板電流がホットキャリア発生量のモニタになることは容易に考え付くことであ る。



○電子 ⊕正孔

[図. 1-3] n 型 MOSFET のドレイン高電界の時の概略断面図

この基板電流からの寿命予測は今まで次のような方法が提案されている。ホット キャリア発生の原因となる、ドレイン空乏層電界 Em は基板に流れる正孔電流である、 基板電流 Isub によりモニタすることができ、

$$I_{sub} = C_1 I_{ds} \exp\left(-\frac{\beta}{E_m}\right)$$
(1.1)

となる。 ここで、 $C_1$ 、 $\beta$ は定数であり、 $I_{ds}$ はドレイン電流である。 今、線形領域のトランスコンダクタンスである  $g_m$ が 10%変動した時の時間を  $g_m$ 特性変動の寿命 $\tau_{gm}$ とすれば、経験的に

$$\tau_{\rm gm} \propto I_{\rm sub}^{-\rho}$$
 (1.2)

として表すことができる[1]。 この式は、I<sub>sub</sub> という初期特性から素子寿命が予測でき るという意味で大変重要な式となる。 つまり、長時間のストレス試験をせずとも I<sub>sub</sub> と いう初期特性を測定することで、瞬時にそのトランジスタの寿命を予測できるというメ リットを持つ。 ただし、式(1.2)の関係は直流のストレスでの初期 I<sub>sub</sub> とτ<sub>gm</sub>の関係であ ることは注意しなければならない。 実際の回路動作ではゲート電圧やドレイン電圧 は遷移しており、実動作では交流ストレス下での寿命予測が必要となってくる。 T. Horiuchi らは、トランジスタの寿命を閾値電圧変動が 10 mV の時間と定義しているが、 この寿命と I<sub>sub</sub> の間には、式(1.2)と同等の関係があることを示し、トランジスタを交流 動作させた時、観測される I<sub>sub</sub>の Duty Factor を考慮することで、式(1.2)が成り立つこ とを証明している[2]。 これは、I<sub>sub</sub> を回路動作条件で示せられれば、式(1.2)の関係 からデバイスの寿命予測ができることを示唆する。 また、カリフォルニア大学バーク レー校の C. Hu らのグループは、さらに詳細な物理モデルをたて、寿命は

$$\tau \propto \frac{I_{sub}^{n}}{I_{ds}^{n-1}}$$
(1.5)

となるとしており[3]、このモデルをもとにデバイスの寿命を予測する手法を提案していいる[4]。 これらの手法によって、長時間の測定が必要なデバイスでの加速試験を用

いる事無く、MOSFET の初期特性(例えば基板電流、I<sub>sub</sub>)を測ることで、回路動作条 件での、そのデバイスの寿命を予測することが可能となった。また、これらのデバイ スで構成する回路において、その動作を含めて、どの MOSFET がホットキャリア注入 を受けて特性変動しやすい等の予測ができるようになった。これにより、例えば、ホ ットキャリア注入が起こりやすいところの MOSFET のみのゲート長を太くする等の対 策をとり、デバイス全体としてのパフォーマンスを大きく落とす事無く寿命を改善する ことができ、信頼性高く、且つ良好な特性を持つデバイスの実現が可能となった。

ー方、これらのモデルにおいては、MOSFET 寿命の定義はドレイン電流や線形領 域のトランスコンダクタンスがある変動率になった時間か、閾値電圧の変動分がある 値になった時間に定義されており、MOSFET のスィッチング時間で特性が決まるデジ タル回路の寿命予測に適用することは可能である。 しかし、近年、半導体デバイス は先に述べた IoT 対応の半導体デバイスのように、デジタル信号の処理ばかりでは なく、アナログ信号の処理回路も混載するミクスドシグナルデバイスも必要となってい る。 アナログ信号処理回路では、特にゲート長をどうするかが重要なファクターでも あり、例えばアナログアンプのゲインや雑音、トランジスタペアになる MOSFET のミス マッチを考えるとゲート長は長い方がよく、長めのゲート長を用いることが多かった。 長めのゲート長では、ホットキャリアの発生も少なく、アナログ回路のホットキャリア耐 性の予測はそれほど重要ではなかった。 しかしながら、アナログ信号処理において も、例えば近年注目されている RF 回路では、早い処理スピードが求められており、ゲ ート長の縮小を行う必要性がでてきた。 アナログ回路では、デジタル回路のようなド レイン電流や線形領域のトランスコンダクタンス、閾値ばかりではなく、特に飽和領域 でのドレインコンダクタンスがアナログ特性を大きく変動させることが判っている。 J. E. Chungらは、MOSFETでホットキャリア注入が起こると、ドレインコンダクタンスが変 化し、アンプの利得が低下することを指摘した[5]。 また、彼らはこのドレインコンダク

タンスの変動原因を、ホットキャリア注入がドレイン近傍の極一部で起こり、それによ って表面に界面準位が発生、ドレインコンダクタンス測定ではその領域をピンチオフ 点が掃引されることと、ドレイン空乏層上の界面準位は見かけ上シールドされている ため、ドレイン電流には影響ないことで定性的に説明している。 このモデルは定性 的には十分理解できるものであるが、定量的に理解されなければ、アナログデバイス としての寿命予測にはつながらない。 そこで、より定量的にドレインコンダクタンスの 変動を予測するため、GCA(Gradual Channel Approximation)を使った定量モデルの 構築を試みた。 その結果、アナログ特性変動を十分精度よく予測できるモデルの構 築ができ、さらにドレインコンダクタンス変動によって定義される素子寿命のゲート長 依存や基板電流依存も予測することができることを確認した。 これを用いてアンプの 利得変動という観点からの寿命の予測についても検討を行った。 これらについては、 第3章で詳細に述べるが、今回提案したモデルによって、今まで使われていた線形領 域のトランスコンダクタンス変動のデータから、アナログパラメータであるドレインコン ダクタンスの変動量が予測でき、アンプの利得変動の予測が可能となり、ホットキャリ ア耐性のより高いアナログ回路設計の一助となっている。 微細化が進んだアナログ 系回路も含むシステム LSI の長期信頼性向上に本研究の成果は大いに役立つもの と考えている。

# 1.4 ホットキャリア発生低減と素子の静電破壊耐量

MOSFET の微細化による最大の課題であったホットキャリア注入による特性変動 は、ドレイン構造を変えてドレイン電界を緩和することで対策となった。現在では、濃 いソース・ドレイン拡散層とチャネルの間に比較的ドーパント濃度の低い層を挟める LDD構造が一般的に用いられている。しかしながら、このLDD構造の採用によりホ ットキャリア注入による素子寿命の改善はできたが、別の問題も発生した。静電保 護耐量低下もその一つであり[6]、この問題が解決できなければ LDD 構造 MOSFET の採用もできなくなり、長期信頼性を確保するためには微細化もできないという事態 になる可能性もあった。

ここで、半導体デバイスに何故静電耐性が必要か説明する。 半導体デバイスは 通常モールドでパッケージされており、半導体デバイスとの信号のやりとりや電源供 給を行う金属のピンが外にでている。これらの半導体デバイスは通常ボード上に半 田等で実装され、システムとなる。例えば、この半導体デバイスの実装の際に作業 者である人が半導体デバイスの金属のピンに触れたとしたら、人体にたまった静電気 がこの金属のピンから半導体デバイスに注入されることになる。 この現象は、 HBM-ESD (Human Body Model Electrostatic Discharge)として知られている。 このよ うな静電気の注入があった場合でも半導体デバイスが破壊しないようにする必要が ある。 その他、半導体デバイスへの静電気注入の可能性としては、基板に半導体デ バイスを実装する際に使われる機器の帯電によって起こるもの (MM, Machine Model) や半導体デバイスのパッケージが擦れて半導体デバイス自身の帯電によるもの (CDM, Charged Device Model)がある[7]。いずれにせよ、半導体デバイスを用いて システムに実装していく過程で静電気が半導体デバイスに注入される可能性があり、 静電気が注入されても半導体デバイスが破壊されないようにそれぞれの金属のピン に対して、静電保護回路を搭載する必要がある。

この静電保護回路であるが、保護のための特殊な構造の素子を使うのでは、製造コストの上昇を招いてしまう。 そのため、半導体デバイスの構成素子で保護回路を実現する必要がある。一般的には MOSFET を保護素子として用いている[8]。 MOSFET は、図. 1-4 に示したように、その構造上、バイポーラトランジスタも寄生トランジスタとして持っている。



[図. 1-4] n 型 MOSFET の概略的な断面図と寄生バイポーラトランジスタ

例えば n 型 MOSFET の場合、エミッタ及びコレクタが MOSFET の n+ソース及びドレ インでベースが P 基板という NPN のバイポーラトランジスタが形成される。 静電気が 注入されたとき、この寄生バイポーラトランジスタをオンさせることで注入された静電 気を消費させるとともに、その MOSFET 特性を変動させずに、また静電気を内部回路 へ流入させないことで、静電保護回路となっている。 この MOSFET のバイポーラア クションは図. 1-5 に示したようなスナップバック特性として知られている。



[図. 1-5] MOSFET のスナップバック特性

静電保護素子 MOSFET は、デバイスの入出カパッドにドレイン、電源電位(Vcc)か接 地電位(Vss)にソースが接続され、ゲート電位は Vss に接続されている。 半導体デ バイスに注入される静電気は、静電注入モデルが HBM, MM, CDM としても、それぞ れのモデルに対応するキャパシタンスにチャージされた電荷と考えられる。 このチャ ージされたキャパシタンスが半導体デバイスの金属ピンに接触することによって容量 カップリングでデバイス内部の電位が上昇する。 これにより、保護 MOSFET のソー ス・ドレイン間の電位が上昇し、ある電圧(BVo)を超えるとバイポーラ動作が起こりス ナップバックを起こし、キャパシタンスにチャージした電荷を消費する。 この時、BVo が MOSFET のソース・ドレイン間にかかる最大電圧となる。 MOSFET の微細化によ って導入された LDD 構造はドレイン電界の緩和を目的としているため、この BVo が 上昇する。 また、微細化によりゲート酸化膜厚が薄くなっており、さらにドレイン端の 電界は上昇してしまう。 その結果として微細化した MOSFET の静電耐量が低下する と考えられている。

基本的には、LDD 導入による静電耐量の低下の原因は BVo が高くなったことと ゲート酸化膜が薄くなったことであるのは確かだが、静電耐量が非常に低くなってし まったことと、静電耐量を決めている特性変動が通常言われている PN 接合の熱によ る完全破壊ではなく、保護素子となる MOSFET のオフリークの増加であることから、 新たな不良機構によって静電耐量が決まっているものと考えている。 この静電スト レスによる MOSFET オフリークの増加現象を新たにソフトブレークダウン現象と呼び、 オフリークの発生原因とその機構について追及を行った。 その結果、ソフトブレーク ダウン現象によって引き起こされたオフリークは、ESD の電荷が注入され、MOSFET がスナップバックを起こした時に、ドレイン側にホットキャリアが発生し、このキャリア が酸化膜中に注入されることで MOS 界面の準位を増加させたことによるものと類推 された。 また、増加したオフリークは、この増加した界面準位を介して流れるトラップ

アシステッドトンネリング現象によって発生することも突き止めることができた。 さら に、これらの考察から LDD 構造の MOSFET を用いても十分に HBM ESD 耐量を確 保できる方法を提案した。 この改良によって微細半導体デバイスにおいても、LDD MOSFET を適用でき、高性能で高信頼性な半導体デバイスの実現に貢献することが できた。 この HBM-ESD によるソフトブレークダウン現象とオフリークが増加する現 象の解析、さらにソフトブレークダウン現象の改良方法については、詳細に第4章で 述べていく。

#### 1.5 微細化プロセスが誘発する課題

素子の微細化による MOS 界面への影響は、寸法が小さくなることで電界が増加 しホットキャリアが発生、そのキャリアが酸化膜に注入されることに起因する現象ばか りではない。素子の微細化を実現し素子特性を向上させるためには、新たな材料の 導入や新プロセスの導入が必要となってくる。この新たな材料の導入や新プロセス の導入が MOS 界面に影響を与える可能性は十分に考えられる。例えば、配線幅が 縮小することでの配線抵抗の増加とそれによる信号伝搬スピードの遅延が起こるが、 その抑制を目的とした低抵抗な新材料の導入がある。 MOS 系デバイスにおいては、 ゲートレベルでの配線遅延抑制を目的として、一般に用いられていたポリシリコンの ゲート材料から、薄いポリシリコン上にタングステンシリサイドを形成したタングステン ポリサイドの導入[9] やチタンあるいはコバルトかニッケルをゲートポリシリコン上や シリコン拡散層上に蒸着、熱処理を加える事で金属シリサイドを形成するサリサイド 構造[10]の導入がある。 ポリシリコンゲートからタングステンポリサイドやサリサイド 構造の採用によって、約1桁以上の抵抗率の低減が可能となり、微細なゲート配線で も、その信号遅延を大幅に改善することが可能となった。 しかしながら、ゲート電極

材料としてのタングステンポリサイドの採用はプロセス中の熱処理で発生する機械的 ストレスによってシリコン-酸化膜界面の界面準位を増加させることなった[11]。

さらに、以前はそれほど問題となっていなかった寸法変換差も微細化が進むにつ れ縮小が必須となってきた。 特に一般に使われてきた素子分離技術である LOCOS 法での寸法変換差とソース・ドレイン拡散層を形成するに一般的に使われてきた不純 物イオン注入後の拡散炉による熱処理での横方向拡散による実効ゲート長への変換 差は大きく、これらを低減することは素子微細化には必要条件となっている。 前者は、 LOCOS 法から STI (Shallow Trench Isolation)法の導入により達せられた[12]。 また、 後者に対してはイオン注入によるダメージの回復と不純物の活性化を維持しながら、 よりThermal Budget の少ない熱処理技術が必要となった。そのため、高温で且つ短 時間で熱処理ができる RTP (Rapid Thermal Processing)が適用された。 RTP はラン プヒーターにより、シリコンウエハを高速に加熱し、数 100 ℃から 1000 ℃程度で数 10 秒間の熱処理を行うことにより、イオン注入による結晶ダメージの回復と不純物 の活性化を行う方法である。 この方法は 0.5 µm 以下のテクノロジーノードから導入 され[13,14]、45 nm レベルの High-k Metal ゲートではミリ秒の熱処理が可能であるフ ラッシュランプアニールが適用されている[15,16]。これらの短時間高温熱処理技術 によって微細トランジスタの実現が可能になった。 しかしながら、この熱処理は急速 な昇温・降温を伴うため、シリコン-酸化膜で形成されているMOS界面にダメージを与 え、結果的に界面準位の増加につながった。 この RTP による界面準位の増加に起 因した MOSFET 特性の変動は、フラットバンド電圧 V<sub>FB</sub>の変動[17]に伴う閾値電圧の 変動、GIDL (Gate Induced Drain Leakage)電流の増加[18]、1/fノイズの増加[19]等が 報告されている。 このように、素子特性へも影響を与えてしまっている RTP ではある が、不純物の活性化を維持し横方向拡散を抑制するには必要不可欠な技術であるこ とから、特性に影響を与えている界面準位の増加をできるだけ低減できる RTP 処理

条件を模索する必要がある。 そのためには、どのように RTP によって界面準位が発 生するかの機構を明確にしなければならない。

RTP という急激な高温熱処理で何が起こると界面準位の発生に結びつくか、まず、 想定原因を列挙してみた。 界面準位は基本的に Pb センタと呼ばれるシリコン-酸化 膜界面でのシリコン側にあるシリコン原子の未結合手、ダングリングボンド、によって 発生すると考えられている[20]。 このダングリングボンドはまた水素等の原子により パッシベートされ、電気的に不活性化となる。 逆に、水素によりパッシベートされてい たダングリングボンドから、その水素を離脱させると界面準位が増加する。 あるいは、 界面で酸化膜中の酸素と結合していたシリコンが何らかの要因によりこの結合が切 れてダングリングボンドが発生する機構も考えられる。 この現象が起こるには、シリ コンと酸素の結合部に結合を切るに十分な力が発生しなければならない。 これらの 事を考えると、RTP による界面準位の発生は、(i)RTP の熱によってパッシベートされ ていたダングリングボンドから水素が離脱することで界面準位が増加する、(ii)シリコ ンと酸化膜の熱膨張係数の違いがシリコン-酸化膜界面にせん断応力を発生させ、 その応力によりシリコンのダングリングボンドが発生し界面準位が増加する、(iii)(ii)と 近い発想であるが、ゲート電極材料との熱膨張係数差によって発生するせん断応力 によりシリコンのダングリングボンドが発生し界面準位が増加するという3つのモデル が考えられる。 この3つの要因について一つ一つ検証して、真の原因の追究を行う 必要がある。これまで研究されてきた文献を見ると、RTP によって界面準位が増加 することは周知の事実ではある。 Kamgar らは、ポリシリコンをゲート電極としたキャ パシタに温度を変えて RTPを実施し、RTP 前後で高周波 C-V 測定から求めたフラット バンド電圧 VFBによりRTP での界面準位の発生について検討している[17]。 さらに、 RTP 後の水素アニールによって、RTP によってシフトした VFR は RTP 前に戻ることを 示している。 また、酸化によって形成した酸化膜は高温(900 ℃と 950 ℃)でアルゴ

ンアニールされており、この時に界面準位をパッシベートしている水素は離脱するの もと考えられ、それでもその後の RTP で界面準位が増加することから、RTP による界 面準位の発生は RTP 中でのパッシベートしていた水素の離脱とは考えにくいことは指 摘している。 しかしながら、これだけの結果から、RTP によって界面準位が発生する 原因を特定するのは難しい。 B. J. O'Sullivan と O. K. Hurley らは、RTP によって発 生した界面準位をキャパシタを用いた Quasi-Static C-V と ESR (Electron Spin Resonance)によって評価し、RTP によりシリコンのバンドギャップ中で、バレンスバンド から 0.25-0.33 eV と 0.85-0.88 eV にピークを持つ界面準位が増加することを示してい る[21, 22]。 またこれらの界面準位はシリコンのダングリングボンドである Pb センター に起因していることも指摘している。 ただし、RTP による界面準位の発生機構を説明 するまでには至っていない。

RTPによって界面準位が発生し、その界面準位はシリコンのダングリングボンドで ある Pb センタであることまでは証明されている。そこで、本論文においては、どんな 機構で RTP によって界面準位が発生するかの解明に重点をおいて前述の3つの考 えられる機構をもとに解析することにした。結果の詳細は第4章で述べるが、RTPに よる界面準位の発生はシリコンと酸化膜の熱膨張係数の違いによって発生するスト レスと酸化膜自身の持つ高温での粘性に関係していることを突き止めることができた。 界面準位の発生機構が解明されたことで、RTP を実施する効果を維持したまま、RTP で発生する界面準位を最小限に抑える処理条件の最適化も可能となり、さらなる半 導体デバイスの性能や信頼性の向上に貢献できるものと考えている。

## 第1章 参考文献

[1] E. Takeda, "Hot-carrier and wear-out phenomena in submicron VLSI's," *in VLSI Symp. Tech. Dig.*, 1985, pp. 2-5.

[2] T. Horiuchi, H. Mikoshiba, K. Nakamura, and K. Hamano, "A simple method to evaluate device lifetime due to hot-carrier effect under dynamic stress," *IEEE Electron Device Lett.*, vol. 7, no. 6, pp. 337-339, 1986.

[3] C. Hu, S. C. Tam, F.-C. Hsu, P.-K. Ko, T.-Y. Chan, and K. W. Terrill, "Hot-electron-induced MOSFET degradation – model, monitor, and improvement," *IEEE Trans. Electron Devices*, vol. **32**, no. 2, pp. 375-385, 1985.

[4] J.-E. Chung, P.-K. Ko, and C. Hu, "A model for hot-electron-induced MOSFET linear-current degradation based on mobility reduction due to interface-state generation," *IEEE Trans. Electron Devices*, vol. **38**, no. 6, pp. 1362-1370, 1991.

[5] J. E. Chung, K. N. Quader, C. G. Sodini, P.-K. Ko, and C. Hu, "The effects of hot-electron degradation on analog MOSFET performance," *in IEDM Tech. Dig.*, 1990, pp. 553-556.

[6] C. Duvvury, R. A. McPhee, D. A. Baglee, and R. N. Rountree, "ESD protection reliability in 1µm CMOS technology," *in IRPS Proc.*, 1986, pp. 199-205.

[7] Y. Fukuda, K. Kato, and E. Umemura, "ESD and latch up phenomena on advanced technology LSI," *in Proc. EOS/ESD Symp.*, 1996, pp. 76-84.

[8] R. N. Rountree and C. Hutchins, "NMOS protection circuitry," *IEEE Trans. Electron Devices*, vol. **32**, no. 5, pp. 910-917, 1985.

[9] H. J. Geipel, JR., N. Hsieh, M. H. Ishaq, C. W. Koburger, and F. R. White, "Composite Silicide gate Electrodes – Interconnections for VLSI Device Technologies," *IEEE Trans. Electron Devices*, vol. **27**, no. 8, pp. 1417-1424, 1980. [10] C. Y. Ting, "Silicide for contacts and interconnects," *in IEMD Tech. Dig.*, 1984, pp. 110-113.

[11] I. Kurachi and K. Yoshioka, "Breakdown Characteristics of MOS tungsten polycide gate structure," *in Proc., Electronic Devices and Materials Symp. (Kaohsing)*, 1988, pp. 133-138.

[12] H. Mikoshiba, T. Homma, and K. Hamano, "A new trench isolation technology as a replacement of LOCOS," *in IEDM Tech. Dig.*, 1984, pp. 578-582.

[13] R. A. Chapman, J. W. Kuehne, P. S.-H. Ying, W. F. Richardson, A. R. Paterson, A.
P. Lane, I.-C. Chen, L. Velo, C. H. Blanton, N. M. Mosiehl, and J. L. Paterson, "High performance sub-half micron CMOS using rapid thermal processing," *in IEDM Tech. Dig.*, 1991, pp. 101-104.

[14] M. Segawa, T. Yabu, M. Arai, M. Moriwaki, H. Umimoto, M. Sekiguchi, and A. Kanda, "A 0.18 μm Ti-salicided p-MOSFET with shallow junctions fabricated by rapid thermal processing in NH<sub>3</sub> ambient," *in IEDM Tech. Dig.*, 1996, pp. 443-446.

[15] F. Ootsuka, A. Katakami, K. Shirai, T. Watanabe, H. Nakata, M. Kitajima, T. Aoyama, T. Eimori, Y. Nara, Y. Ohji, and M. Tanjyo, "Ultralow-thermal-budget CMOS process using flash-lamp annealing for 45 nm metal/high-k FETs," *IEEE Trans. on Electron Devices*, vol. **55**, no. 9, pp. 1042-1049, 2008.

[16] T. Onizawa, S. Kato, T. Aoyama, Y. Nara, and Y. Ohji, "A proposal of new concept milli-second annealing: flexibly-shaped-pulse flash lamp annealing (FSP-FLA) for fabrication of ultra shallow junction with improvement of metal gate high-k CMOS performance," *in VLSI Symp. Tech. Dig.*, 2008, pp. 110-111.

[17] A. Kamgar and S. J. Hillenius, "Rapid thermal anneal induced effects in polycrystalline silicon gate structures," *Appl. Phys. Lett.*, vol. 51, no. 16, pp. 1251-1253, 1987.

[18] J. C. Hsieh, Y. K. Fang, and C. W. Chen, "Effect of rapid thermal annealing on gate induced drain leakage in a n-channel metal-oxide-semiconductor field effect transistor," *Appl. Phys. Lett.*, vol. **63**, no. 22, pp. 3058-3059, 1993

[19] D. C. Murray, J. C. Carter, A. G. R. Evans, A. Gougan, and J. L. Altrip, "An investigation into the effects of RTA processing on low frequency noise and other characteristics of CMOS FETs," *in Proc. 19<sup>th</sup> European Solid State Device Research Conf. (ESSDERC)*, 1989, pp. 557-560.

[20] P. J. Caplan, E. H. Poindexter, B. E. Deal, and R. R. Razouk, "ESR centers, interface state, and oxide fixed charge in thermally oxidized silicon wafers," *J. Appl. Phys.*, vol. **50**, no. 9, pp. 5847-5854, 1979.

[21] B. J. O'Sullivan, P. K. Hurley, C. Leveugle, and J. H. Das, "Si (100)-SiO2 interface properties following rapid thermal processing," *J. Appl. Phys.*, vol. **89**, no. 7, pp. 3811-3820, 2001.

[22] P. K. Hurley, A. Stesmans, V. V. Afanes'ev, B. J. O'sullivan, and E. O'Callaghan,
"Analysis of Pb centers at the Si(111)/SiO2 interface following rapid thermal annealing," *J. Appl. Phys.*, vol. **93**, pp. 3971-3973, 2003.

第2章 ホットキャリア注入による n 型 MOSFET のドレインコンダクタンス変動物理モ デル

2.1 まえがき

半導体デバイスの性能向上とコストダウンのため、さらなる MOSFET の微細化が 必要なってくる。 これに対して、電源電圧はノイズマージン等の理由から下げられな いため、MOSFET の微細化によって MOSFET 内の電界が上昇し、MOSFET 動作中 にシリコンからゲート酸化膜へ注入されるに十分なエネルギーを持ったキャリア、い わゆるホットキャリアの発生を引き起こす。 実際、1980 年代からこの現象に関して多 くの研究がなされており、ホットキャリア注入によってシリコンと酸化膜界面に界面準 位が発生、もしくは界面近傍のシリコン酸化膜に注入されたキャリアが捕獲され電荷 が発生することで MOSFET の閾値の上昇やチャネルを流れるキャリアの移動度が変 動し、結果としてドレイン電流の変動を引き起こすことが報告されている [1-4]。 この ホットキャリア注入による MOSFET の特性変動は、さらなる素子の微細化に対して、 長期信頼性を確保するという観点から重要な課題となっている。 そのため、界面準 位発生によるキャリア移動度の低下をもとにした素子の寿命予測も提案されている [5]。さらに、ホットキャリア注入による MOSFET 特性変動の予測モデルをもとにデジ タル回路でのデバイス寿命予測についてのいくつかの報告もなされている[6-8]。 こ れらの寿命予測においては、特性変動の指標として業界の標準となっている線形領 域のトランスコンダクタンス gmの変動ややドレイン電流の変動を用いていた。

これに対して、アナログ回路の動作において重要なパラメータとなる飽和領域のド レインコンダクタンス gd もホットキャリア注入によって変動することが報告されている [9-11]。 アナログ回路の寿命予測には、この gd 変動機構を明確にし、モデル化する 必要がある。しかしながら、gd変動機構を明確に示した報告はあまりなされていなか った。 gd 変動機構がモデル化されていないのはドレイン近傍でホットキャリア注入に より発生する界面準位やキャリアのトラップのチャネル方向分布を考慮しなければな らないためである。ここでは GCA (gradual channel approximation)を用いた gd 変動 のモデルを提唱した[12]。このモデルにおいて、ドレイン近傍のホットキャリア注入領 域で発生する界面準位をチャネル方向のステップ関数と仮定し計算した。ホットキャ リア注入領域では、MOSFET が飽和領域で動作する場合、空乏層がドレイン領域に 形成され、その空乏層により、空乏層上部の発生した界面準位はシールドされるため、 結果的にドレイン電流の変動に影響を与えないと仮定した。また、ホットキャリア注 入による界面準位発生とそれによるキャリアの移動度の低下によってドレイン電流が 変動すると仮定しモデル化した。

本章においては、まず2.2節で提案する gd 変動モデルについて説明する。この gd 変動モデルを使う事で、通常 MOSFET のホットキャリア注入での特性変動の指標 とされている線形領域の gm 変動率で gd 変動率も予測できることを示す。2.3節で は実験方法と測定方法、2.4では実測の gd 変動と提案したモデルによって gm 変動 から予測された gd 変動の一致性について議論する。さらにゲート長依存性および基 板電流依存性から提案するモデルを用いる寿命の予測についても説明する。また、 これらの結果を用いて単純なアナログアンプの寿命予測についても考察していく [13]。

# 2.2 ホットキャリア注入による特性変動モデル

#### 2. 2. 1 ホットキャリア注入による MOSFET の線形領域の特性変動

n型 MOSFET のホットキャリア注入による特性変動予測モデルを説明する概略図 を図. 3-1 に示す。ホットキャリア注入によって界面準位はチャネル方向にそってド レイン端からドレイン近傍に発生し、その分布は L<sub>dmg</sub> の長さをもち、発生した界面準 位密度は N<sub>its</sub> となるステップ関数であると仮定した。これらの界面準位はアクセプタ ライクの界面準位であり、表面ポテンシャルがバルク中のフェルミレベルとミッドギャッ プポテンシャル差であるψ<sub>B</sub>以下になると負に帯電する。 つまり、ゲート電圧が閾値 電圧以上であると界面準位は負の電荷となると仮定できる。



[図. 2-1] 線形領域でのホットキャリア注入後の MOSFET 断面イメージと発生した界面準位分布

今 MOSFET の動作が線形領域にあり、GCA を用いることでチャネル方向の微小 領域に発生する電位差は

$$dV = \frac{-I_d dy}{W \mu Q_n(y)}$$
(2.1)

となる。 ここで、I<sub>d</sub> はドレイン電流、W はゲート幅、μはシリコン表面での電子の移動 度、Q<sub>n</sub>(y)は反転層内の電子電荷である[14]。 ホットキャリア注入によって界面準位 N<sub>it</sub>が発生したとし、ドレイン電流が流れる強反転状態では界面準位は負に帯電する ため、この反転層の電子電荷は発生した界面準位分だけ低下することから、Q<sub>n</sub>(y)は

$$Q_{n}(y) = -C_{ox} [V_{gs} - V_{to} - V(y)] + q N_{it}(y)$$
(2.2)

となる[15]。ここで C<sub>ox</sub> はゲート酸化膜の容量、V<sub>to</sub> は MOSFET の閾値電圧、q は電 子の電荷量である。 式(2.2)を式(2.1)に代入し、ソースからドレインまで積分すると、  $\int_{0}^{\text{Leff}} \frac{\mu_0 I_d}{\mu_{\text{Leff}}} dy = \frac{\mu_0 W}{L_{\text{eff}}} \int_{0}^{V_{\text{ds}}} C_{\text{ox}} \left( V_{\text{gs}} - V_{\text{to}} - V(y) \right) dV$  $- \frac{\mu_0 W}{L_{\text{eff}}} \int_{0}^{V_{\text{ds}}} qN_{\text{it}}(y) dV$ (2.3)

となる。 ここでμ<sub>0</sub>、μはそれぞれホットキャリア注入がない領域とホットキャリア注入が 起こった領域ので移動度、L<sub>eff</sub> はソース-ドレイン間の金属冶金学的接合の距離とな る実効ゲート長である。 界面準位発生による移動度変動の経験的モデル[16]を用 いると、ホットキャリア注入があった領域での移動度μは

$$\mu = \frac{\mu_0}{1 + \alpha N_{\text{its}}} \tag{2.4}$$

と表現でき、  $\alpha = (0.104 + 0.0193\log(N_a)) \times 10^{-11} \text{ cm}^2$ ,  $\mu_0 = 3490 - 164\log(N_a) \text{ cm}^2/\text{Vs}$  で与えられる。 ここで、N<sub>a</sub> はチャネルのドーピング濃度である。 今回の実験においては N<sub>a</sub>=2.8×10<sup>16</sup> cm<sup>-3</sup> であり、  $\alpha$ =2.13×10<sup>-12</sup> cm<sup>2</sup>,  $\mu_0$ =792 cm<sup>2</sup>/Vs を用いている。 式(2.4)を用いると式(2.3)の左辺は、

$$\int_{0}^{L_{eff}} \frac{\mu_0 I_d}{\mu L_{eff}} dy = I_d \left( 1 + \frac{L_{dmg}}{L_{eff}} \alpha N_{its} \right)$$
(2.5)

となる。 式(2.3)の右辺第1項はホットキャリア注入されていない場合のドレイン電流 と等しく、

$$\frac{\mu_0 W}{L_{efff}} \int_0^{V_{ds}} C_{ox} \left[ V_{gs} - V_{to} - V(y) \right] dV = \frac{\mu_0 W}{L_{eff}} C_{ox} \left( V_{gs} - V_{to} - \frac{V_{ds}}{2} \right) V_{ds}$$
(2.6)

となる。 式(2.3)の右辺第 2 項は、線形領域の MOSFET のチャネル領域では、  $dV = \frac{\partial V}{\partial y} dy \cong \frac{V_{ds}}{L_{eff}} dy$ と近似できるため、

$$-\frac{\mu_0 W}{L_{eff}} \int_0^{V_{ds}} q N_{it}(y) dV = -\frac{\mu_0 W q V_{ds} L_{dmg} N_{its}}{L_{eff}^2},$$
 (2.7)

となる。 式(2.5)から式(2.7)を式(2.3)に代入すると、

$$I_{d}\left(1 + \frac{L_{dmg}}{L_{eff}}\alpha N_{its}\right) = \frac{\mu_{0}W}{L_{eff}}C_{ox}\left(V_{gs} - V_{to} - \frac{V_{ds}}{2}\right)V_{ds} - \frac{\mu_{0}WqV_{ds}L_{dmg}N_{its}}{L_{eff}^{2}},$$
 (2.8)

が得られる。 この式を  $V_{gs}$ で微分し、 $\partial I_d / \partial V_{gs} = g_m$ であることから、

$$\left(1 + \frac{L_{dmg}}{L_{eff}} \alpha N_{its}\right) g_{m} = g_{mo}$$

$$N_{its} = \frac{L_{eff}}{L_{dmg}} \left(\frac{g_{mo} - g_{m}}{g_{m}}\right) \frac{1}{\alpha}$$
(2.9)

となる。 ここで、gm はホットキャリア注入後のトランスコンダクタンスで gmo はホットキャリア注入前のトランスコンダクタンスである。 式(2.9)から、ホットキャリア注入によっ て発生する界面準位はトランスコンダクタンスの変動、 gmo - gm から計算できることがわ gm かる。

## 2.2.2 飽和領域におけるドレイン電流

飽和領域( $V_{ds}>V_{gs}-V_{to}$ )においては、図. 2-2 に示したようにピンチオフ点とドレイン 端との間に空乏領域が形成される。 反転層内を拡散によって流れた電子は空乏領 域に注入され、空乏領域内での高い電界によって加速される。 それゆえ、飽和領域 でのドレイン電流はソースからピンチオフ点までの電子の拡散電流で制限される。 その結果、飽和領域においても式(2.3)は、基本的に  $L_{eff}$ を  $L_{effx}$ 、 $V_{ds}$ を  $V_{dsat}$  と置き換 えることで成立することになる。 ここで、 $L_{effx}$  は飽和領域における実効ゲート長であ るソースとピンチオフ点間の距離、 $V_{dsat}$  はソースとピンチオフ点間の電圧である。 以 上から、飽和領域でのドレイン電流は、

$$\int_{0}^{L_{effx}} \frac{\mu_0 I_d}{\mu L_{effx}} dy$$

$$= \frac{\mu_0 W}{L_{effx}} \int_{0}^{V_{dsat}} C_{ox} [V_{gs} - V_{to} - V(y)] dV$$

$$- \frac{\mu_0 W}{L_{effx}} \int_{0}^{V_{dsat}} q N_{it}(y) dV$$
(2.10)

となる。この積分においても界面準位の特性への寄与を考慮しなければならない。



[図. 2-2] 飽和領域でのホットキャリア注入後の MOSFET 断面イメージと発生した界面準位分布

ドレイン近傍の空乏領域では、ホットキャリア注入で発生した界面準位はほとんど全 て中性化している。何故なら、発生した界面準位はアクセプタライクな準位であり、ま たこの領域の表面ポテンシャルは $\psi_{\rm B}$ 以上にあるためである。この界面準位の寄与 を考慮して式(2.10)を積分すると、
$$I_{d} = \frac{L_{effx}}{L_{effx} + L_{dmgx}\alpha N_{its}} I_{do} - \frac{\mu_{0}WqV_{dsat}L_{dmgx}N_{its}}{L_{effx}(L_{effx} + L_{dmgx}\alpha N_{its})}$$
(2.11)

$$I_{do} = \frac{1}{2} \frac{\mu_0 W}{L_{effx}} C_{ox} V_{dsat}^2$$
(2.12)

となる。ここで、 $L_{dmgx}$ は図. 2-2 に示したホットキャリア注入領域の端からピンチオフ 点間の距離である。もし $L_{effx}$ ,  $L_{dmgx}$ ,  $V_{dsat}$ が既知であれば、 $I_d$ は式(2.9)で与えられる  $N_{its}$ を用いて計算することができる。

式(2.11)において、右辺の第1項はホットキャリア注入領域での移動度低下による ドレイン電流の変動を表している。第2項は反転層形成への界面電荷寄与分である。 この項は、 $qN_{its} \epsilon qN_{its} + \frac{qN_{ots}(T_{ox}-x)}{T_{ox}}$ に置き換えると、ホットキャリア注入領域上部の 酸化膜中のトラップされた電子の効果も含んだ式となる。ここで、 $N_{ots}$ は酸化膜中に トラップされた電子密度、 $T_{ox}$ はゲート酸化膜厚、x はシリコン表面からの酸化膜中にト ラップされた電子分布のセントロイドまでの距離である。式(2.11)の右辺第1項と第 2項を比較すると、ドレイン近傍の空乏層が界面準位による電荷やゲート酸化膜中の 電荷をシールドしており  $L_{dmgx}$ は十分小さいため、第2項は無視することができる。実 際、ゲート幅 W が 50  $\mu$ m でゲート長 L が 1.0  $\mu$ m の通常の LDD-MOSFET の飽和領 域( $V_{ds}$ =5.0 V、 $V_{gs}$ =5.0 V)において、第1項は大体 15 mA の電流であるが、第2項は 1  $\mu$ A 以下となり十分に小さいことがわかる。 つまり、ホットキャリア注入後の飽和領 域でのドレイン電流は、

$$I_{d} = \frac{L_{effx}}{L_{effx} + L_{dmgx} \alpha N_{its}} I_{do}, \qquad (2.13)$$

とすることができる。この式から、飽和領域でのドレイン電流の変動はホットキャリア 注入によって発生する界面準位とホットキャリア注入領域の長さによって支配されて いる事がわかる。また、式(2.8)と(2.13)を比較することで、飽和領域でのドレイン電 流の劣化量は線形領域でのドレイン電流の劣化量より小さい事が判る。

## 2.2.3 ドレインコンダクタンス変動モデル

ドレインコンダクタンス  $g_d$  はドレイン電流  $I_d$ をドレイン電圧  $V_d$  で微分することで与え られる。 つまり式 (2.13) から、 $g_d$  は

$$g_{d} = \frac{\partial I_{d}}{\partial V_{ds}} = -\frac{\left(L_{effx} - L_{dmgx}\right)\alpha N_{its}}{\left(L_{effx} + L_{dmgx}\alpha N_{its}\right)^{2}} \frac{\partial L_{effx}}{\partial V_{ds}} I_{do} + \frac{L_{effx}}{L_{effx} + L_{dmgx}\alpha N_{its}} g_{do}$$
(2.14)

となる。 ここで、 $g_{do}$ はホットキャリア注入前の MOSFET のドレインコンダクタンスである。 式(2.12)からホットキャリア注入前の MOSFET のドレインコンダクタンスは、

$$g_{do} = \frac{\partial I_{do}}{\partial V_{ds}} = -\frac{1}{2} \frac{\mu_0 W}{L_{effx}^2} C_{ox} V_{dsat}^2 \frac{\partial L_{effx}}{\partial V_{ds}} = -\frac{1}{L_{effx}} I_{do} \frac{\partial L_{effx}}{\partial V_{ds}}$$
(2.15)

となる。式(2.15)を式(2.14)に代入すると、

$$g_{d} = \frac{\left(L_{effx} - L_{dmgx}\right)\alpha N_{its}}{\left(L_{effx} + L_{dmg}\alpha N_{its}\right)^{2}}g_{do} + \frac{L_{effx}}{L_{effx} + L_{dmgx}\alpha N_{its}}g_{do}$$
$$= \frac{L_{effx}^{2}(1 + \alpha N_{its})}{\left(L_{effx} + L_{dmgx}\alpha N_{its}\right)^{2}}g_{do} \qquad (2.16)$$

となり、L<sub>dmgx</sub><<<L<sub>effx</sub>であれば式(2.16)は、

$$g_d \cong (1 + \alpha N_{its})g_{do}$$

であり、さらに

$$\frac{g_d - g_{d0}}{g_{d0}} = \alpha N_{its} = \frac{L_{eff}}{L_{dmg}} \frac{g_{mo} - g_m}{g_m}$$
(2.17)

となる。 式(2.17)により、ドレインコンダクタンスの変動はトランスコンダクタンスの変 動によって予測することができる。 この式が本論文で提唱するドレインコンダクタン ス変動予測モデルの基本式となる。

### 2.3 実験方法

前述したモデルを検証するために n 型 MOSFET を 1.0 µm Nwell CMOS プロセス により作成した。素子分離は通常の LOCOS 法を用い、ソース-ドレインには LDD 構 造を適用している。ゲート酸化膜厚は 20 nm、MOSFET のゲート幅とゲート長は、そ れぞれ、50 µm と 0.8-2.0 µm である。

ストレス電圧を MOSFET に印加し、線形領域のトランスコンダクタンス  $g_m$  と飽和領 域のドレインコンダクタンス  $g_d$  の時間変動を測定した。  $g_m$  は  $V_{ds}$ =0.1 V で  $V_{gs}$ を変え た時の最大となる値、 $g_d$  は  $V_{gs}$ =5.0 V で  $V_{ds}$  を変えた時の最小となる値とした。 MOSFET の寿命は  $g_m$  が 10%変動した時間を  $g_m$  変動による寿命 $\tau_{gm}$  と  $g_d$  が 50%変動 した時間を  $g_d$  変動による寿命 $\tau_{gd}$  とし、ふたつの寿命を定義することにした。 ストレス 条件の  $V_{gs}$  はストレス条件のドレイン電圧  $V_{ds}$  で、基板電流が最大値となるゲート電圧  $V_{gs}$  とした。 この条件でのストレス時間は短くとも1日以上とした。

n型 MOSFET で構成したシングルトランジスタアンプでの利得のストレス時間依存 性も評価した。このアンプは図. 2-3 で示したように、n型 MOSFET と定電流源で構 成されている。この測定ではゲート幅 50  $\mu$ m、ゲート長 1.0  $\mu$ m のトランジスタを使用 した。定電流源は電流が I<sub>bias</sub>=5 mA となるようにし、トランジスタのゲート電圧はスト レス印加前のトランジスタでゲインが最大となるところの電圧(この時は V<sub>gs</sub>=2.56 V)と している。入力信号は 50 mV<sub>p-p</sub>にした。アンプで使っているバイアスポイントでのト ランスコンダクタンス g<sub>m</sub>とドレインコンダクタンス g<sub>d</sub>も測定している。この測定でのス トレス条件は直流ストレスとしており、V<sub>ds</sub>=7.0 V、V<sub>gs</sub>=2.5 V である。また、このストレ ス条件の V<sub>es</sub>で基板電流は最大となっている。



[図. 2-3] 測定に用いたシングルトランジスタアンプ回路[12] Copyright (1994) IEEE

## 2.4 測定結果と考察

# 2.4.1 ホットキャリア注入による単体トランジスタアンプの利得変動

直流ストレスによる単体トランジスタアンプの利得変動を図. 2-4 に示す。 直接測 定されるアンプの初期利得は 30 程度であったが、 $1 \times 10^4$  秒のストレスをかけることで、 利得は約 10 まで低下した。 このアンプでの利得は g<sub>m</sub>/g<sub>d</sub> で与えられ、g<sub>m</sub> 及び g<sub>d</sub> は飽 和領域にある動作点での値となる。 利得の低下が g<sub>m</sub>の変動によるものか g<sub>d</sub>の変動 によるものかについて検討するため、MOSFET の動作点( $I_{bias}=5 \text{ mA}$  で V<sub>gs</sub>=2.56 V) での g<sub>m</sub> 及び g<sub>d</sub>も測定した。 その結果も重ねて図. 2-4 にプロットした。 この図からも わかるように、飽和領域での g<sub>m</sub> の変動は数%と小さい。 これに対して g<sub>d</sub> はストレス 時間とともに増加し、 $10^4$  秒後では初期の値のほぼ2倍になっている。 この結果から、 利得変動の主な原因はホットキャリア注入による g<sub>d</sub>の上昇によるものと考えられる。



<sup>[</sup>図. 2-4] シングルトランジスタアンプでのホットキャリア注入による利得変動と動作点での gm 及び gd

#### の変動[12]

#### Copyright (1994) IEEE

通常、アンプの動作では、MOSFET は飽和領域で動作している。 飽和領域ではドレ インの空乏層がホットキャリア注入された領域をシールドしているためホットキャリア 注入による移動度の変動は線形領域での移動度の変動よりも小さいため、飽和領域 での gm 変動は線形領域での gm 変動よりも小さい。 これに対し、ピンチオフ点がホッ トキャリア注入領域上を掃引される gd 測定では、チャネル全体の移動度がピンチオフ 点で変わるため、ホットキャリア注入による変動が大きい。 つまり、アンプの重要特 性である利得の変動では gd の変動による効果が大きい。 それゆえ、アンプのホット キャリア注入に対する寿命を予測するには、gd のホットキャリア注入による変動をモ デル化することが gm の変動をモデル化するよりも重要となる。

## 2.4.2ドレインコンダクタンス変動モデルの妥当性

前節において、ホットキャリア注入によって変動する飽和領域の  $g_d$  と線形領域の  $g_m$  との関係は式(2.17)によって与えられることを示した。 この式の妥当性を確認する ため、ホットキャリア注入により変動した $(g_d-g_{do})/g_d$   $\geq (g_{mo}-g_m)/g_m$ の関係を $L_{gate}=1.0 \ \mu m$   $\geq 2.0 \ \mu m$  の n 型 MOSFET に対して測定、図. 2-5 にその結果をプロットした。 図. 2-5 からもわかるように、上記2つのパラメータで非常に良い線形関係を確認できた。 また、 $L_{gate}=2.0 \ \mu m$ の方が  $L_{gate}=1.0 \ \mu m$ よりも傾きが大きい事も式(2.17)から予測された とおりである。 与えられた  $g_m$  変動量に対して、ゲート長が長いほど  $g_d$  変動量は増大 する。 このゲート長依存性は次の節でも議論する。



[図. 2-5] Lgate=1.0 µm と Lgate=2.0 µm に対する(g<sub>mo</sub>-g<sub>m</sub>)/g<sub>m</sub> と(g<sub>d</sub>-g<sub>do</sub>)/g<sub>do</sub>の関係[12] Copyright (1994) IEEE

(g<sub>mo</sub>-g<sub>m</sub>)/g<sub>mo</sub>とストレス時間 t は経験的にべき乗関係があることは良く知られており [17]、

$$\frac{g_{mo} - g_m}{g_{mo}} = At^n \tag{2.18}$$

となる。 ここで A、n はフィッティングパラメータである。 式 (2.18)を式 (2.17)に代入すると、

$$g_{d} = g_{do} + \frac{L_{eff}}{L_{dmg}} \frac{At^{n}}{1 - At^{n}} g_{do}$$
(2.19)

が得られる。 A, n 及び  $L_{dmg}$ が実験値から求められれば、 $g_d$ は式(2.19)を用いること で算出が可能である。 図. 2-6 には  $L_{gate}$ =1.0  $\mu$ m と  $L_{gate}$ =2.0  $\mu$ m の n 型 MOSFET の ストレス時間に対する  $g_d$ の変動を測定値プロットと式(2.19)を用いて計算した値を比 較した。 $L_{gate}$ =1.0  $\mu$ m、 $L_{gate}$ =2.0  $\mu$ m ともに測定値と計算値がよく一致していることがわ かる。





は式(3.17)を使っての計算値[12] Copyright (1994) IEEE

# 2.4.3ドレインコンダクタンス変動による寿命の実効ゲート長依存性

図. 2-7 は  $L_{gate}$ =1.0  $\mu$ m と  $L_{gate}$ =2.0  $\mu$ m の n 型 MOSFET の線形領域の  $g_m$  が 10% 変動した時の時間を寿命とした $\tau_{gm}$ と飽和領域の  $g_d$  が 50%変動した時の時間を寿命 とした $\tau_{gd}$ を  $V_{ds}$ に対してプロットしたものである。





# τ<sub>gd</sub>の関係[12]

# Copyright (1994) IEEE

 $L_{gate}=1.0 \ \mu m$  の時は、 $\tau_{gm}$  は $\tau_{gd}$ より短い。これに対して、 $L_{gate}=2.0 \ \mu m$  では $\tau_{gm}$  は $\tau_{gd}$ より長くなっている。この L の違いによる逆転現象も式(2.17)によって説明することができる。  $\tau_{gm}$ の実効ゲート長  $L_{eff}$ 依存は、経験的に

$$\log(\tau_{\rm gm}) = \frac{C_1}{L_{\rm eff}} + C_2 \tag{2.20}$$

と書ける [17]。 ここで  $C_1 \ge C_2$  は定数である。 式(2.18)を用いて、 $\tau_{gm}$  はまた、

$$\frac{g_{\rm mo} - g_{\rm m}}{g_{\rm mo}} = 0.1 = A \tau_{\rm gm}{}^{\rm n}$$
(2.21)

となる。 同様に、 $(g_d-g_{do})/g_{do}=0.5$ を式(2.19)に入れると $\tau_{gd}$ は

$$\tau_{gd} = \left[\frac{L_{dmg}}{A(2L_{eff} + L_{dmg})}\right]^{\frac{1}{n}}$$
(2.22)

となり、式(2.20)-(2.22)から最終的にτ<sub>gd</sub>は

$$\log(\tau_{gd}) = \frac{C_1}{L_{eff}} + C_2 + \frac{1}{n} \left[ \log\left(\frac{L_{dmg}}{2L_{eff} + L_{dmg}}\right) + 1 \right]$$
(2.23)

となる。 式(2.23)で C<sub>1</sub>、C<sub>2</sub>、n、L<sub>dgm</sub> が実験から求められれば、 $\tau_{gd}$ は計算できることに なる。 図. 2-8 は  $\tau_{gm} \ge \tau_{gd}$ の L<sub>eff</sub> 依存を示したものである。 この図には  $\log(\tau_{gm}) \ge$ 1/L<sub>eff</sub> の関係から最小二乗法で求めた直線と式(2.23)で計算された  $\tau_{gd}$ も併記した。 ここで C<sub>1</sub>、C<sub>2</sub>はこの最小二乗法で求められたものを、n は 0.5 を [17] 用いた。 また L<sub>dmg</sub> は 0.27 µm であると仮定した。 この図からもわかるように  $\tau_{gd}$ の方が  $\tau_{gm}$ より L<sub>eff</sub> 依存性が弱く、L<sub>eff</sub> が 1.2 µm 以上では  $\tau_{gd}$ の方が  $\tau_{gm}$ より短い。 このことから、アナロ グ回路で使用されているMOSFET のゲート長が長い場合はデバイスの信頼性に関し て特に注意しなければならない。 一般にデバイスの寿命を見るには  $\tau_{gm}$  を用いてい るが、これはアナログ回路の場合、 $\tau_{gm}$ ではデバイス寿命を楽天的にみている場合も あり、注意する必要がある。



[図. 2-8] 実効ゲート長 L<sub>eff</sub>の逆数とτ<sub>gm</sub>およびτ<sub>gd</sub>の関係[12] Copyright (1994) IEEE

# 2.4.4 ドレインコンダクタンス変動による寿命の基板電流依存性

基板電流 I<sub>sub</sub> は図. 2-9 に示すようにホットキャリア注入による g<sub>m</sub> 変動に対する寿 命 τ<sub>gm</sub> と非常に良いべき乗関係があることが知られており[17]、ホットキャリア注入に よる MOSFET の変動をモニタするには最良のパラメータである。 この観点から、I<sub>sub</sub> とホットキャリア注入による g<sub>d</sub> 変動に対する寿命である τ<sub>gd</sub> との関係を明確にしていく ことも必要である。



[図. 2-9] ストレス条件での初期基板電流とgm変動による素子寿命の関係

図. 2-9 で示したように、 τ<sub>gm</sub>と I<sub>sub</sub>には、

$$\log(\tau_{\rm gm}) = C_3 \log(I_{\rm sub}) + C_4 \tag{2.24}$$

となる関係がある。ここで、C3とC4は定数である。式(2.21)、(2.22)、及び(2.24)から、

$$\log(\tau_{gd}) = C_3 \log(I_{sub}) + C_4 + \frac{1}{n} \left[ \log\left(\frac{L_{dmg}}{2L_{eff} + L_{dmg}}\right) + 1 \right]$$
(2.25)

となる。 この式からもわかるように、 $\log(\tau_{gd})$ と  $\log(I_{sub})$ の間の傾きは  $\log(\tau_{gm})$ と  $\log(I_{sub})$ の間の傾きに等しく、y 切片が  $L_{eff}$ や  $L_{dmg}$ に依存し変化することがわかる。 こ の式から n=0.5 と  $L_{dgm}$ =0.27 µm として計算された  $\tau_{dg}$  と  $I_{sub}$ の関係を測定値とともに図. 2-10 に示した。 式(2.25)による予測は良く実測データと一致していることが判る。 こ のモデルを使う事で、初期の  $I_{sub}$ さえ測定すれば、ホットキャリア注入による  $g_m$  変動に 対する寿命  $au_{gm}$  ばかりではなく、 $g_d$  変動に対する寿命である  $au_{gd}$  も予測できることになる。



[図. 2-10] ストレス条件での初期基板電流とgd変動による素子寿命の関係

## 2.4.5 アナログアンプの寿命予測

アナログアンプのホットキャリア注入による特性変動とその寿命予測にあたり、ま ずホットキャリア注入の指標となる基板電流 I<sub>sub</sub>の予測モデルを作った。基板電流 は、

$$I_{sub} = D_1 (V_{ds} - V_{dsat}) I_{ss} exp\left(\frac{-D_2}{V_{ds} - V_{dsat}}\right)$$
(2.24)

で与えられる [18]。 ここで、 $D_1 \ge D_2$ はフィッティングパラメータで、 $V_{dsat}$ は飽和ドレイン電圧、 $I_{ss}$ はソース電流である。 式(2.24)で  $I_{ss} \ge V_{dsat}$ は評価する MOSFET の電流電圧特性を記述するモデルである SPICE (Simulation Program with Integrated Circuit

Emphasis) モデルが存在すれば計算可能である。 図. 2-11 は I<sub>sub</sub> の測定値と式 (2.24)による計算値を比較したものである。 この計算では抽出された SPICE Level 3 パラメータと抽出されたフィッティングパラメータを用いている。 計算による I<sub>sub</sub> は実 測データを大体よく表現できている。



[図. 2-11] ドレイン電圧をパラメータとした時のゲート電圧に対する基板電流の関係。シンボルは測

## 定値であり、実線はモデルからの計算値[13]

Reproduced by permission of the Institution of Engineering & Technology. I. Kurachi, K.-T. Yan, and L. Forbes, "Reliability considerations of hot-carrier induced degradation in analogue nMOSFET amplifier," 15 Sep., 1994. 測定されるドレイン電流はドレインアバランシェによる基板電流分も加味しなければな らず、

$$I_{ds} = I_{ss} + I_{sub} \tag{2.25}$$

とならなければならない。 SPICE Level3 モデルではドレインアバランシェによる基板 電流はモデル化されておらず、実際の回路特性であるアンプの利得をシミュレーショ ンするには、式(2.25)のドレイン電流を用いた。

低周波でのアンプの利得 A<sub>v</sub>は

$$A_{\rm v} = \frac{g_{\rm m}}{g_{\rm d}} \tag{2.26}$$

で与えられ、gm 及び gd は MOSFET のバイアス点で Ids を Vgs 或いは Vds で微分するこ とにより得られる。 図. 2-12 は図. 2-3 で示したアンプの回路での入力の直流バイア スとなる Vgs に対する利得の測定値とシミュレーション値を比較したものである。 シミ ュレーション値において Vgs=2.65 V で利得が不連続になっているのは、MOSFET の SPICE モデルにおいて、飽和領域から 3 極管領域に遷移しているためで、SPICE のソ ース電流モデルがこの遷移領域で不連続となっているためである。 それ以外はほ ぼ利得をシミュレーションできている。 特に Vgs が 2.4-2.5 V ではドレインアバランシェ 電流による gd の増大が起こっており、それによる利得の低下が良く表現できている。



[図. 2-12] シングルトランジスタアンプでの、(a)入力バイアス Vgsと実測及びシミュレーションの利得と、

(b)シミュレーションに用いたシングルトランジスタアンプ[13]

Reproduced by permission of the Institution of Engineering & Technology. I. Kurachi, K.-T. Yan, and L. Forbes, "Reliability considerations of hot-carrier induced degradation in analogue nMOSFET amplifier," 15 Sep., 1994.

ホットキャリア注入による利得の変動は、前に述べたように gd の変動から算出する ことができる。利得は gm の関数でもあるが、前に考察したように飽和領域でのホット キャリア注入による gm の変動は gd の劣化に比較し十分に小さく無視できるためであ る。式(2.18)及び(2.19)からアンプのホットキャリア注入による利得変動は

$$\frac{A_{vo} - A_v}{A_{vo}} = 1 - \frac{1}{1 + \frac{L_{eff}}{L_{dmg}} \frac{At^n}{1 - At^n}},$$
(2.27)

となる。 図. 2-13 は測定された利得の変動と式(2.27)を用いて計算した変動を比較したものである。 この結果から式(2.27)の妥当性は確認された。



[図. 2-13] シングルトランジスタアンプでの、ホットキャリア注入ストレス時間と利得変化率[13] Reproduced by permission of the Institution of Engineering & Technology. I. Kurachi, K.-T. Yan, and L. Forbes, "Reliability considerations of hot-carrier induced degradation in analogue nMOSFET amplifier," 15 Sep., 1994.

また、線形領域でのホットキャリア注入による gm の変動とストレス条件での基板電流 との間には、

$$\log\left(\frac{g_{mo} - g_{m}}{g_{mo}}\right) = n\log\left[t\left(\frac{I_{sub}}{W}\right)^{\alpha}\right] + E$$
(2.28)

という関係があることが知られている。 ここで E は定数であり、 $\alpha$  は 3.36、W は MOSFET のゲート幅である。 もし、アンプのバイアス点での基板電流がわかれば、 式(2.18)、(2.27)、(2.28)を用いてアンプの寿命を計算できる。 図. 2-14 はアンプに使 用している MOSFET のアンプの入力の直流バイアスとなる  $V_{gs}$ に対する  $I_{sub}$ をパラメ ータを用いて式(2.24)から計算した結果である。 さらにこの  $I_{sub}$  からアンプの利得が

ホットキャリア注入により 10%変動した時間を寿命とし、同じ図に示した。 図から寿 命を 10 年とした場合、入力の直流バイアスである Vgs の低い方の限界は約 2.53 V と なる。 さらに初期のアンプの利得を考えると図. 2-12 から Vgs の高い方の限界は約 2.62 V であり、それ以上では利得の低下がみられる。 それゆえ、許容されるバイア スポイントは 2.53 から 2.62 V と狭いことが明確になった。 このように、本論文で提案 したアナログ回路の寿命予測モデルを使う事で、微細化されたアナログ回路の特性と 信頼性を確保できる動作条件を求めることが初めて可能となった。





#### 10%変動の寿命[13]

Reproduced by permission of the Institution of Engineering & Technology. I. Kurachi, K.-T. Yan, and L. Forbes, "Reliability considerations of hot-carrier induced degradation in analogue nMOSFET amplifier," 15 Sep., 1994.

## 2.5 結論

GCA を用いて、ホットキャリア注入によるドレインコンダクタンス gd の変動モデルを 世界に先駆けて提唱した。 このモデルにおいて、通常のホットキャリア注入でモニタ されている線形領域のトランスコンダクタンス gm 変動率を使い、アナログ回路で用い る飽和領域でのパラメータである gd のホットキャリア注入による変動率を予測できる。 さらに、この gd 変動モデルから、gd 変動に対する寿命の実効ゲート長依存や基板電 流依存についても議論した。 特に実効ゲート長依存では、実効ゲート長が長い方で、 通常使われている gm 変動に対する寿命よりも gd 変動に対する寿命の方が短くなると いう現象が起こることも示した。 加えて、このモデルを元にしたアナログアンプの信 頼性の設計についても言及した。

このように、今回提案したホットキャリア注入による gd 変動モデルはより信頼性の 高いアナログ回路を設計するには不可欠なものと考えている。

## 第2章 参考文献

[1] T. Tsuchiya, T. Kobayashi, and S. Nakajima, "Hot-carrier-injected oxide region and hot-electron trapping as the main cause in Si nMOSFET degradation," *IEEE Trans, Electron Devices*, vol. **34**, pp. 386-391, 1987.

[2] C. Hu, S. C. Tam, F.-C. Hsu, P.-K. Ko, T,-Y. Chan, and K. W. Terrill, "Hot-electron-induced MOSFET degradation—model, monitor, and improvement," *IEEE Trans. Electron Devices*, vol. **32**, pp. 375-385, 1985.

[3] J. Y. Choi, P.-K. Ko, and C.Hu, "Hot-carrier-induced degradation of metal-oxide-semiconductor field-effect transistors; oxide charge versus interface traps," *J. Appl. Phys.*, vol. **65**, pp. 354-360, 1989.

[4] B. Doyle, M. Bourcerie, J.-C. Marchetaux, and A. Boudou, "Interface state creation and charge trapping in the medium-to-high gate voltage range (Vd/2 $\ge$ Vg $\ge$ Vd) during hot-carrier stressing of n-MOS transistors," *IEEE Trans. Electron Devices*, vol. **37**, pp. 744-754, 1990.

[5] J. E. Chung, P.-K. Ko, and C. Hu, "A model for hot-electron-induced MOSFET linear-current degradation based on mobility reduction due to interface-state generation," *IEEE Trans. Electron Devices*, vol. **38**, pp. 1362-1370, 1991.

[6] R. Thewes, M. Brox, G. Tempel, and W. Weber, "Hot-carrier degradation of p-MOSFET's in analog operation: the relevance of the channel-length-independent drain conductance degradation," *in IEDM tech. Dig.*, 1991, pp. 13-14.

[7] K. N. Quader, P. K. Ko, and C. Hu, "A new insight into correlation between DC and AC hot-carrier degradation of MOS devices," *in VLSI Symp. Tech. Dig.*, 1993, pp. 13-14.

[8] Q. Wang, W. H. Krautschneider, W. Weber, and D. Schmitt-Landsiedel, "Influence of MOSFET I-V characteristics on switching delay time of CMOS inverters after hot-carrier stress," *IEEE Electron Device Lett.*, vol. **12**, pp. 238-240, 1991.

[9] J. E. Chung, K. N. Quader, C. D. Sodini, P.-K. Ko, and C. Hu, "The effects of hot-electron degradation on analog MOSFET performance," *in IEDM Tech. Dig.*, 1990, pp. 553-556.

[10] R. Thewes, M. Brox, G. Tempel, W. Weber, and K. Goser, "Channel-length-independent hot-carrier degradation in analog p-MOS operation," *IEEE Electron Device Lett.*, vol. **13**, pp. 590-592, 1992.

[11] G. O. Lo, J. Ahn, and D.-L. Kwong, "Improved hot-carrier immunity in CMOS analog device with N<sub>2</sub>O-nitrided gate oxide," *IEEE Electron Device Lett.*, vol. **13**, pp. 457-459, 1992.

[12] I. Kurachi, N. Hwang, and L. Forbes, "Physical model of drain conductance,  $g_d$ , degradation of NMOSFET's due to interface state generation by hot carrier injection," *IEEE Trans. Electron Device*, vol. **41**, pp. 964-969, 1994

[13] I. Kurachi, K. T. Yan, and L. Forbes, "Reliability considerations of hot-carrier induced degradation in analogue nMOSFET amplifier," *IEE Electron Lett.*, vol. **30**, pp. 1568-1570, 1994.

[14] S. M. Sze, Physics of Semiconductor Devices 2<sup>nd</sup> Ed. New York: Wiley, 1981.

[15] F.-C. Hsu and S. Tam, "Relationship between MOSFET degradation and hot-electron-induced interface-state," *IEEE Electron Device Lett.*, vol. **5**, pp. 50-52, 1984.

[16] S. C. Sun and J. D. Plummer, "Electron mobility in inversion and accumulation layers on thermally oxidized silicon surfaces," *IEEE Trans. Electron Devices*, vol. **27**, pp. 1497-1508, 1980.

[17] E. Takeda, "Hot-carrier and wear-out phenomena in submicron VLSI's," *in VLSI Symp. Tech. Dig.*, 1985, pp. 2-5.

[18] N. D. Arora and M. S. Sharma, "MOSFET substrate current model for circuit simulation," *IEEE Trans. Electron devices*, vol. **38**, pp. 1392-1398, 1991.

# 第3章 出力 MOSFET でのソフトブレークダウン現象による ESD 耐量低下の解明と その改善

## 3.1 まえがき

微細化された半導体デバイスにおいては、ESD に対する耐性の低下が重大な問 題である。 この耐性の低下は、MOSFET の微細化を実現するために行われたゲー ト酸化膜の薄膜化や、LDD に代表される電界緩和のためのドレイン構造の採用 [1-3]によって引き起こされている。 LDD 構造の採用によってソース・ドレイン間耐圧 が高くなり、薄膜化されたゲート酸化膜の耐圧に近づいているためである[4-5]。この ような微細化した半導体デバイスには、ESD 耐性を維持するために、厚いゲート酸化 膜 MOSFET を用いた保護回路や比較的に高い抵抗を接続した薄いゲート酸化膜 MOSFET が提案されている[6]。 入力ピンでは、入力インピーダンスは概して非常に 高く、高抵抗を含んだ保護回路を用いることができるため、このような保護回路は有 効である。 一方、出力ピンの場合は、保護回路にある高抵抗が出力速度を低下さ せるため、この保護回路は使うことができない。 出力ピンに接続されている出力バッ ファーMOSFET では ESD によって注入された電荷のほとんどをこの MOSFET で消費 しなければならない。 実際、この LDD 構造の出力バッファーの MOSFET の HBM-ESD 耐量はドレイン電界緩和がなされていないヒ素のみの拡散であるシングル ドレインの出力バッファーMOSFET の耐量と比べると大きく劣っている[4-5]。 しかし ながら、LDD 構造とゲート酸化膜の薄膜化はホットキャリア耐性の向上とショートチャ ネル効果の抑制のためにはサブミクロン以降の MOSFET には不可欠であるというジ レンマが起こっている。 このようなジレンマを打破するためには、どんなメカニズムで 薄いゲート酸化膜の LDD 構造 MOSFET の ESD 耐量が低下しているかを明らかに する必要がある。これまでの報告では、ESD テストによって電子が薄いゲート酸化 膜にトラップされ、このトラップされた電子の電荷によってリーク電流が発生するという

53

モデルがある[7]。また、ESD イベントにより、電子ばかりではなくホールも薄い酸化 膜に注入され、さらにシリコン-酸化膜界面に界面準位を発生させるという報告もある [8]。しかしながら、これらの報告では、何故 ESD イベント後に MOSFET のオフ状態 でのリーク電流が増加するかについては明確に説明されていない。 そこで、この現 象の物理メカニズムの追及を行った[9-10]。この章では、解析の結果から導き出され た ESD テスト後のオフ状態でのリーク電流発生機構について述べる。 さらに、この 発生機構をもとに発案した二つの ESD 耐量の改良法である、LDD 構造をリン単独ド ーピングからヒ素の追加イオン注入を行ったリン+ヒ素ドーピングへの変更とオフセッ トゲート構造の保護素子の追加を提案し、さらにその改良実績を示す[11]。

## 3.2 実験方法

実験に用いたデバイスは通常の 0.8 µm Nwell CMOS プロセスで作成された DRAM (Dynamic Random Access Memory)である。素子分離は LOCOS 法で行わ れており、リンドープの n-領域を持つ LDD 構造の n 型 MOSFET を用いた。ゲート酸 化膜の厚さは 20 nm である。 LDD を形成するためのサイドウォール幅は 0.25 µm で ある。またコンタクト部には TiN バリアメタルプロセスを適用した。 ESD 耐量の改善 を見るために、LDD の n-領域へのヒ素の追加イオン注入も実施した。 この追加イオ ン注入条件としては、ドーズ量を 1-4×10<sup>14</sup> cm<sup>-2</sup>の範囲で変えた。 またオフセットゲー トの MOSFET を作るため LDD のリンイオン注入時に n-領域をレジストでカバーする マスクを用意した。

HBM-ESD テストは、出カピンにのみ実施した。本実験で用いたデバイスの出カ のバッファーの回路を図.3-1 に示した。 V<sub>cc</sub> 側と V<sub>ss</sub> 側それぞれに出力 MOSFET が あり、これらの MOSFET のゲート幅とゲート長はそれぞれ 300 μm と 1.5 μm となって いる。 HBM-ESD イベントによって D<sub>out</sub> から注入された電荷は出力バッファーの MOSFET を通して  $V_{cc}$  もしくは  $V_{ss}$  に流すことで DRAM デバイスの内部回路の保護となっている。 HBM-ESD 試験中はデバイスには電源が供給されておらず、 $V_{cc}$  側、 $V_{ss}$  側の MOSFET はともにオフ状態にあると考えられる。



[図. 3-1] 出力バッファー回路[11] Copyright (1994) IEICE

HBM-ESD テストのセットアップは図. 3-2 に示したように、高電圧の電源 V と保護抵抗 R、人体と同等とされる 100 pF の容量 CD、人体皮膚抵抗と見做せる 1.5 KΩ の放電抵抗 RD で構成されている。 CD に電源 V によって蓄積された電荷は RD を通して試験されるデバイスに ESD イベントとして注入されることになる。 この試験はMIL883C-Method 3015-7 に従っている。

## MIL-STD-883C METHOD 3015.7



Copyright (1994) IEEE

ウエハ状態で HBM-ESD テストによるオフリーク増加現象を調査・解析するために、 MOSFET を用いたカーブトレーサによるスナップバックストレスも行った。 HBM-ESD テストでのチャージは MOSFET のスナップバック状態で消費されるため、スナップバッ クストレスが HBM-ESD テストと同等のストレスであると考えられるためである。 この 測定で用いた MOSFET はゲート幅・ゲート長がそれぞれ 25 µm と 1.6 µm のものを用 いた。 さらに電流パルスを用いた MOSFET のスナップバックストレスも行っている。 電流パルスの発生と直流測定は直流電源・モニタである HP4142B を用いて行った。

## 3.3 ESD 試験前後のリーク電流特性

n-領域にリンのみを注入した LDD MOSFETを使ったデバイスでは ESD 耐量が低 く、HBM-ESD での耐量は 200-300 V しかないことが判った。 通常デバイスに求めら れている HBM-ESD 耐量は低くとも 1000 V 以上であり、望ましくは 2000 V 以上であ ろことから、耐量は2000 V 以上必要である。 そこで、何が起こっているかを見るため に、HBM-ESD テスト前後で出力ピンの I-V 特性を測定した。 図. 3-3 にその結果を 示す。 この測定においては出力の MOSFET は V<sub>cc</sub> 側、V<sub>ss</sub> 側ともにゲートには 0 V が印加されており、オフ状態となっている。



[図. 3-3] HBM-ESD テスト前後の出力ピン I-V 特性、テスト後は 2 回 I-V 測定を実施[10] Copyright (1994) IEEE

HBM ESD テスト前では出カピンのリーク電流は電圧が約7Vまで100 pA 以下に抑 えられている。これに対し、HBM-ESD テスト後では、リーク電流が約2Vくらいから 増加し、5Vでは0.2µA 程度のリーク電流となっている。このリーク電流の測定は、 HBM-ESD テスト後のサンプルに対して、繰り返し2回行っている。2回目の測定で は、1回目と比べてリーク電流は若干減っている。このことからも、このリーク電流は、 一般に言われている ESD テストでのリーク電流増加現象である、ESD のチャージを 接合で消費した時に生じる熱によってシリコンが溶融することで接合がオーミックにな ってしまうという現象ではない。 一般に言われている熱溶融による不良と区別するた め、この ESD テストによるオフリークの増加現象をソフトブレークダウン現象と名付け た。 さらに、このリーク電流が増加したサンプルに対しては、発光解析である PEM (photo emission microscopy)による観測も行った。 PEM 解析から、このリークは出力 MOSFET のドレイン端で発生していることも確認されている。

## 3.4 スナップバックストレスによるソフトブレークダウン現象の発生

ESD テストでは、その電荷が MOSFET のスナップバックで消費されることが知られ ている。 それゆえ、スナップバックストレスは ESD テストをシミュレートしていると言え る。 そこで、ESD テストによるソフトブレークダウン現象をより深く解析するために、 単体の MOSFET のドレインに電流パルスを注入することでスナップバックストレスを 印加する方法を用いることにした。 この電流パルス注入時は、MOSFET のゲート・ソ ース・基板は接地電位に接続している。 電流パルス印加後に V<sub>ds</sub>=5.5 V, V<sub>gs</sub>=0 V で のドレインリーク電流を測ることで、ソフトブレークダウン現象のモニタとした。印加す る電流パルスの幅は 5 ms である。 図. 3-4 は、電流パルスのピーク電流値を増やし ていった時のドレインリーク電流の変動を表している。 電流パルスの電流値が約 500 µA を超えた時点でスナップバックが発生している。 図.3-4 からもわかるように、 注入するパルス電流量によって増加したリーク電流が二つの状態を示すことがわか った。ひとつは領域 I で示した、リーク電流が nA オーダーの状態である。 これがソ フトブレークダウン現象に相当していると考えられる。 もう一つは領域 II で示した mA オーダーのリーク電流状態で、これは接合の熱融解による完全な破壊であると考えら れる。 この電流パルス法でもESDテストをシミュレートできており、さらにソフトブレー クダウン現象も見ることもできた。 そのため、実際のデバイスで HBM-ESD テストを やらずとも、単体の MOSFET でこの電流パルスの試験を実施することで、簡便にソフ トブレークダウン現象を評価することができる。 これは、ソフトブレークダウン現象を 詳細に解析するには大変有効な方法となる。



[図. 3-4] 電流パルスによるスナップバックストレスでのドレインリーク電流の発生[10] Copyright (1994) IEEE

3.5 ソフトブレークダウン現象でのリーク電流の経路解析

ソフトブレークダウン現象でのリーク電流の増加原因を探るにあたって、そのリーク 電流の可能性のある電流経路について考えた。可能性あるリーク電流の経路は図. 3-5 に示した三つの経路がある。それらは、(i)ゲートとドレインがオーバーラップして いるところでの、ゲート酸化膜中を流れるドレインからゲートのリーク、(ii)シリコン表面 あるいはシリコン-酸化膜界面の p/n+接合を流れるドレインから基板へのリーク、(iii) シリコンのバルク n+/P 接合を流れるドレインから基板へのリークである。もし、主要 な電流が(i)であれば、スナップバックストレス印加後にゲート電流は増加するはずで ある。しかしながら、スナップバックストレス後でもゲート電流は 15 V 程度まで 1 pA 以下であり、ほとんどスナップバック前のゲート電流特性と等しかった。 このことから、 リーク電流の経路は(i)ではない。



[図. 3-5] 可能性あるドレインリーク電流の電流経路[11] Copyright (1994) IEICE

次に、(ii)と(iii)を分離するために、スナップバックストレスを施した MOSFET に対して、 三つの測定を行うことにした。 これらは、(a)ソースを開放にし、ゲートと基板を接地 電位、ドレインに電圧を印加しながらドレインからのリーク電流を測定する方法、(b)ド レインを開放にし、ゲートと基板を接地電位、ソースに電圧を印加ししながらソースか らのリーク電流を測定する方法、(c)ゲート、ソースとドレインを接地電位にし、基板に 負の電圧をかけて基板に流れるリーク電流を測定する方法である。 これらの測定を 行った結果を図. 3-6 に示した。 (a)のリーク特性は、スナップバックストレス後のリー ク特性と全く同じであり、(b)のリーク特性はスナップバック前のリーク特性と全く同じで あった。このことから、スナップバックストレスによりドレイン側の n+/P 接合にのみ、 なんらかのダメージが入ったことが確認された。(c)の測定条件では、MOSFET のシ リコン表面には反転層が形成されて、ソースとドレインはこの反転層で接続される。 そのため、この測定においてはシリコン表面およびシリコン-酸化膜界面のリークは発 生せずに、図 3-5 に示した(iii)のリーク電流のみ測定していることになる。 測定方法 (c)での結果をみるとリーク電流は 21 V くらいで急に増加しており、21 V 以下ではほと んど電流が流れていない。また、この特性は通常の n+/P 接合の特性と同等である ことが確認された。 これらの結果から、スナップバックストレスによって発生するソフ トブレークダウン現象によるリーク電流は(ii)のドレイン側のシリコン表面かシリコン-酸化膜界面に流れる n+/P 接合リーク電流であると結論付けられる。



[図. 3-6] スナップバックストレス後のリーク電流パス解析のための I-V 測定結果[10] Copyright (1994) IEEE

## 3.6 ソフトブレークダウン現象のメカニズム

ソフトブレークダウン現象によるリーク電流は、そのリーク電流経路解析からシリコ ン表面あるいはシリコン-酸化膜界面に流れる n+/P 接合リークと特定された。 MOSFET にこのようなリーク電流を発生させる機構としては、ドレイン部のバンド間ト ンネリング現象[12]や界面準位を介したトラップアシステッドトンネリング現象[13]が報 告されている。 バンド間トンネリング現象によるリーク電流は、図. 3-7(a)に示したよ うに、ドレインがゲートとオーバーラップしているところで、ドレイン部の表面が強く空 乏化し、そこで価電子帯の電子が伝導帯にトンネリングすることで発生する。 このリ ーク電流は

$$I_{leak} = AE_{Si} \exp\left(\frac{-B}{E_{Si}}\right)$$
(3.1)

で与えられる。ここで、A は定数、B は理論的には 21.3 MV/cm であり、E<sub>si</sub> はトンネリングが起こる点でのシリコン表面電界である。ここでシリコン表面電界 E<sub>si</sub> は、

$$E_{\rm Si} = \frac{V_{\rm dg} - 1.2}{3T_{\rm ox}}$$
(3.2)

であり、V<sub>dg</sub> はゲートとドレイン間の電圧、3 はシリコンの誘電率を酸化膜の誘電率で 割った値、1.2 は電子ボルト単位で表したシリコンのバンドギャップを電子電荷量で割 った値、T<sub>ox</sub> はゲート酸化膜厚である。 界面準位を介したトラップアシステッドトンネリ ング現象は、図 3-7(b)に示したように、界面準位から伝導帯への電子のトンネリング 現象である。 このトンネリング現象においても、リーク電流は基本的に式(3.1)で記述 できる。 ただし、トンネリングのバリア高さがバンド間トンネリング現象と違うため、B の値は違う。



(a) バンド間トンネリング (b) トラップアシステッドトンネリング

[図. 3-7] 電子の(a)バンド間トンネリングと(b)界面準位を介したトラップアシステッドトンネリング

バンド間トンネリング現象としても界面準位を介したトラップアシステッドトンネリング 現象としても、いずれもリーク電流はゲートとドレイン間電圧 V<sub>dg</sub>に依存する。そこで、 スナップバックストレス後の MOSFET でソースを開放にし、ゲート電圧を変えてドレイ ンと基板間のリーク電流を測定した。図. 3-8 はゲート電圧をパラメータとした時のリ ーク電流-ドレイン電圧特性である。ある一定のドレイン電圧ではゲート電圧が高く なると、つまり V<sub>dg</sub>が低下すると、リーク電流が低減していくことがわかる。つまり、ス ナップバックストレス後に発生したリーク電流はバンド間トンネリング現象、あるいは 界面準位を介したトラップアシステッドトンネリング現象によって流れていると結論付 けられる。



[図. 3-8] スナップバックストレス後のドレインリークの I-V 特性の Vgs 依存[10] Copyright (1994) IEEE

このことはまた、HBM-ESD テスト前後のリーク電流特性(図. 3-2)からも確認できる。 式(3.1)と(3.2)から

$$\ln\left(\frac{I_{\text{leak}}}{V_{\text{dg}} - 1.2}\right) = -\frac{3T_{\text{ox}}B}{V_{\text{dg}} - 1.2} + \ln\left(\frac{A}{3T_{\text{ox}}}\right)$$
(3.3)

となることから、リーク電流がバンド間トンネリング現象か界面準位を介したトラップア システッドトンネリング現象によるものであれば、 $\ln\left(\frac{I_{leak}}{V_{dg}-1.2}\right)$ と $\frac{1}{V_{dg}-1.2}$ は線形関係とな る。図. 3-9 には図. 3-2 の HBM-ESD テスト前後の特性をこのプロットに描き直した ものである。 HBM-ESD テスト前後のどちらにおいても直線関係が確認できており、 HBM-ESD テストで増加するソフトブレークダウン現象によるリーク電流もドレイン側 のシリコン-酸化膜界面でのバンド間トンネリング現象か界面準位を介したトラップア システッドトンネリング現象によるものと結論付けられる。 特に HBM-ESD テスト後で は、傾きが小さくなっていることから(B の値が小さくなった)、界面準位を介したトラッ プアシステッドトンネリング現象であることを暗に示唆しているものと考えられる。



[図. 3-9] HBM-ESD テスト前後のリーク電流のバンド間トンネリングプロット[10] Copyright (1994) IEEE

## 3.7 ソフトブレークダウン現象でのリーク電流増加メカニズム

スナップバックストレス後のリーク電流の増加は、ドレイン側のシリコン-酸化膜界 面でのバンド間トンネリング現象か界面準位を介したトラップアシステッドトンネリング 現象であると考えられたが、リーク電流の増加は、バンド間トンネリング現象の場合 はスナップバックストレスにより表面電界 E<sub>Si</sub>が上昇したか、もしくは界面準位を介した トラップアシステッドトンネリング現象であれば、スナップバックストレスによって界面準 位密度が増加したことが原因と考えられる。 スナップバック中に電子がドレイン上の 酸化膜に注入し捕獲されれば、シリコン表面電界 E<sub>Si</sub> は上昇する。 また、スナップバ ック中にキャリアが酸化膜中に注入されれば界面準位を発生させることができる。 どちらが主たるスナップバックストレスでのリーク電流の増加になったかを検証するた め、スナップバックストレス後の MOSFET に対して、紫外線(253.7 nm, 4.88 eV)を照 射し、ゲート酸化膜中のトラップされた電荷や界面準位の回復を行い、リーク特性が どのように変わるか、あるいはどのような相関があるかを確認する実験を行った。ゲ ート酸化膜中の電荷は MOSFET の線形領域の閾値電圧 V<sub>tt</sub>、を測ることでモニタした。 また、界面準位は、MOSFET の線形領域のサブスレッショホルドスロープ(S値)をモニ タすることで行った[14]。 図. 3-10 は、紫外線照射時間に対するドレインリーク電流 I<sub>dl</sub>と V<sub>tt</sub> 及び S 値の変動を示したものである。



[図. 3-10] 紫外線照射によるドレインリーク電流、閾値、及び S 値の変動[10] Copyright (1994) IEEE
V<sub>tt</sub> はスナップバックストレスによって負方向にシフトしている。 これはスナップバック ストレスによってゲート酸化膜に正孔が注入・捕獲されたことを示している。 また V<sub>#</sub> は紫外線照射時間とともに増加していることから、スナップバックによりゲート酸化膜 に注入・捕獲された正孔が紫外線によって放出されたと考えられる。 S 値はスナップ バックストレスによって増加しており、スナップバックストレスで界面準位が増加してい ることがわかる。ドレインリーク電流の増加について解析するために、ドレインリーク 電流 Id と Vt の初期からの変動である ΔVt との相関、及びドレインリーク電流 Id と S の変動率 ΔS/S。の相関をそれぞれ図. 3-11 と図. 3-12 に示した。 図. 3-11 から Laと  $\Delta V_{tr}$ の相関は見られないが、図.3-12から、 $I_{dl} \ge \Delta S/S_0$ は両対数において相関がみら れ、ΔS/S。の増加とともに Id は増加することが判った。 このことから、スナップバック ストレスによるリーク電流の増加はスナップバックストレス時にキャリアが注入され(正 孔の注入)ドレイン上部に界面準位が発生することで界面準位を介したトラップアシス テッドトンネリング電流が増加したためと特定できた。 スナップバックストレスで酸化 膜中に発生する電荷の影響はリーク電流の増加に対しては影響が少ないこともわか った。 以上のように LDD MOSFET において ESD テストで発生するソフトブレークダ ウン現象によるオフリークの増加がなぜ起こっているかを明確に示すことができた。



[図. 3-11] ΔV<sub>tt</sub>と I<sub>dl</sub>の相関[10] Copyright (1994) IEEE





## 3.8 ソフトブレークダウン現象による ESD 耐量低下の改善

## 3.8.1 ドレインエンジニアリングを用いた ESD 耐量の改善

前節で ESD テストやスナップバックストレス後に発生するソフトブレークダウン現象 によるオフリークの発生メカニズムは、ESD テストやスナップバックストレスによって発 生した界面準位とこの準位を介したトラップアシステッドトンネリング現象であることが 明確となった。 この現象を抑制するためには、ESDテストやスナップバックストレスに 対してできるだけ界面準位を発生させないことが重要である。 そのためには、ESD テストやスナックバックストレス時にドレイン部で消費されるエネルギーを低減させれ ばよい。 その一つとして、出力バッファーの MOSFET のドレイン構造を最適化する、 ドレインエンジニアリングを用いる方法がある。 この目的から、図. 3-13 で示したよう な構造である LDD の n-領域にヒ素の追加イオン注入を行う事で消費されるエネルギ ーを低減し HBM-ESD 耐量が改善できるかの検討を行った。 このヒ素の追加イオン 注入のアイディアはヒ素とリンを拡散して n-領域を形成した DDD (Double Diffused Drain)構造の方がLDDよりもESD耐量が高いという事実 [15] に基づいている。 ま た LDD 領域に多少高濃度のヒ素による拡散層を形成することで、ソース・ドレイン間 耐圧を若干低下させてスナップバック時に消費されるエネルギーを低減させるととも に LDD によるドレイン電界緩和効果も維持し、ホットキャリア注入による特性変動も 抑制することを期待している[16]。



(a) 従来のLDD MOSFET構造

(b) ヒ素追加イオン注入LDD MOSFET構造

[図. 3-13] (a)従来の LDD MOSFET と(b)ヒ素追加イオン注入を行った LDD MOSFET[11] Copyright (1994) IEICE これとは別に、もう一つのドレインエンジニアリングとして、図. 3-14 で示したような LDD 領域に n 型の不純物導入を行わず、オフセットゲートとした MOSFET の静電保 護回路も検討した。 オフセットゲートの MOSFET では閾値電圧が高く、ドレイン電流 が大幅に低下するため、出力 MOSFETとして使えない。 そこで、図. 3-14のように出 カ MOSFET と並列に並べてオフセットゲート MOSFET を ESD 保護素子として使用し ている。 このアイディアはソース・ドレインがヒ素だけのシングルドレイン構造の MOSFET 方が、ソース・ドレイン間耐圧も低く、ESD 耐量が高かいという事実から考え たものである。



[図. 3-14] (a)オフセットゲート MOSFET 構造と(b)オフセットゲート MOSFET を保護素子とした用いた

出力バッファー回路[11] Copyright (1994) IEICE

# 3.8.2 ヒ素の追加イオン注入による ESD 耐量の改善

# 3.8.2.1 ヒ素の追加イオン注入 LDD MOSFET の寄生抵抗

ソース・ドレイン部の寄生抵抗は ESD 特性にとって重要なパラメータの一つである。 寄生抵抗値が高いと、寄生抵抗は ESD イベント中に電流フィラメントの形成を遅らせ るための安定化抵抗として働くため、ESD 耐量は改善される傾向にある[6]。図. 3-15 にヒ素追加イオン注入のドーズ量に対するソース・ドレイン部の寄生抵抗値の変 動を示した。結果から、ヒ素の追加イオン注入で寄生抵抗は低下するが、ドーズ量 4×10<sup>14</sup> cm<sup>-2</sup> でもその低下分は 20%程度である。この程度の寄生抵抗値の低下は ESD 耐量には大きく影響しないと考えている。



#### 3.8.2.2 ヒ素の追加イオン注入 LDD MOSFET の基板電流

微細化された MOSFET の長期信頼性を得るためには、ホットキャリア注入による 特性変動を抑制する必要がある。前章でも述べているが、MOSFET でのホットキャ リア発生量は基板電流によってモニタすることができる。基板電流はまた、MOSFET の寿命と関係がある[3]ことが分かっている。図. 3-16 はヒ素の追加イオン注入のドー ズ量と基板電流の関係を示したものである。基板電流は与えられたドレイン電圧に 対し、ゲート電圧を変えていった時に最大値となる基板電流とした。基板電流はヒ素 の追加イオン注入のドーズ量とともに増加している。ヒ素の追加イオン注入のドーズ 量が 4.0×10<sup>14</sup> cm<sup>-2</sup>ではヒ素のイオン注入がない場合のほぼ 2 倍となっている。しか しながら、ヒ素の追加イオン注入のドーズ量が 4.0×10<sup>14</sup> cm<sup>-2</sup>であっても、L=1.0 μm の MOSFET の線形領域のトランスコンダクタンス gm がホットキャリア注入によって 10% 変動する時間を寿命とした時、直流で 5.5 V の動作において 10 年以上の寿命がある ことは確認されている。 この結果からも、ヒ素の追加イオン注入のドーズ量が 4.0×10<sup>14</sup> cm<sup>-2</sup>以下であればホットエレクトロン注入による MOSFET 特性変動での長期 信頼性は十分に確保できているものと考えられる。



[図. 3-16] ヒ素追加イオン注入ドーズ量に対する基板電流[10] Copyright (1994) IEEE

# 3.8.2.3 ヒ素の追加イオン注入 LDD MOSFET の初期リーク電流

ヒ素の追加イオン注入 LDD MOSFET での ESD テストやスナップバックストレスに よるソフトブレークダウン現象の改善効果を解析するために、初期のリーク特性を測 定した。図 3-17 にはヒ素の追加イオン注入がない場合と、ヒ素の追加イオン注入の ドーズ量を 1.0×10<sup>14</sup> cm<sup>-2</sup>、1.4×10<sup>14</sup> cm<sup>-2</sup>、と 4.0×10<sup>14</sup> cm<sup>-2</sup> とした 4 条件での MOSFET のオフ状態(ゲート電圧を0 V にした状態)での電圧-電流特性を示した。 この図から もわかるように、n-にヒ素の追加イオン注入を用いた場合、リーク電流は V<sub>gd</sub>=8 V 以 上で増加している。 この増加しているリーク電流はバンド間トンネリング現象による リーク電流であり、ヒ素の追加イオン注入のドーズ量を増やすとともに増加している。 このリーク電流の増加分で、HBM-ESDテストにおいて、MOSFETのスナップバック前 に容量カップリングによって MOSFET のドレイン電圧が上昇する際に、容量 CD に蓄 積された電荷を消費することができるため、HBM-ESD 耐量の改善に結びつくものと 考えられる。また、LDD 領域にヒ素の追加イオン注入を行った MOSFET のソース・ ドレイン間耐圧はリン単独の LDD の MOSFET よりも約 1 V 程度低く、これも HBM-ESD 耐量の改善に結びつくものと考えられる。



3.8.2.4 ヒ素の追加イオン注入 LDD MOSFET によるソフトブレークダウン現象 の改善

ヒ素の追加イオン注入がない場合とヒ素の追加イオン注入を行った場合の電流パ ルスによるスナップバックストレスでのパルス電流値とストレス後のリーク電流の測定 を行った。結果を図. 3-18 に示す。ここで全てのサンプルでスナップバックはパル ス電流が 500 μA を超えた時に起こっていた。ソフトブレークダウン現象によるリーク 電流の増加は、どのサンプルでも見られている。しかしながら、ソフトブレークダウン 現象によってリークが発生するパルス電流値はヒ素の追加イオン注入のドーズ量が 増えるとともに高くなっている。このことは、ヒ素の追加イオン注入により、 HBM-ESD 耐量が改善されている可能性を示唆するものである。





HBM-ESD テストでの耐量とソフトブレークダウン現象によってドレインリーク発生する パルス電流値を表. 3-1 にまとめた。 通常のリン単独 LDD の HBM-ESD 耐量は 200-300 V しかないのに対し、ヒ素の追加イオン注入を行う事で多少ばらつきはある ものの 2000 V 以上の耐量へ改善されることが確認できた。

追加ヒ素インプラドーズ	HBM ESD 耐量	Soft breakdown 発生パルス電流
$0 \text{ cm}^{-2}$	200-300 V	5.0×10 <sup>-5</sup> A
$1.0 \times 10^{14} \text{ cm}^{-2}$	2800-6000 V	4.0×10 <sup>-4</sup> A
$1.4 \times 10^{14} \text{ cm}^{-2}$	2800-5000 V	5.0×10 <sup>-3</sup> A
$4.0 \times 10^{14} \text{ cm}^{-2}$	2400-5000 V	6.0×10 <sup>-3</sup> A

表. 3-1 追加ヒ素インプラによる HBM ESD 耐量の改善

#### 3.8.3 オフセットゲート MOSFET 保護素子での改善

### 3.8.3.1 オフセットゲート MOSFET のコンセプトと構造

HBM-ESD 耐量を改善するもう一つの方法として保護素子のソース・ドレイン間耐 圧を下げる方法がある。耐圧を下げることで、ESD で発生したパワーを低減できる可 能性があるためである。 耐圧を下げるには、ドレインに電圧がかかったとのきの電 界を高くすればよく、簡単には傾斜接合ではなく階段接合にすれば良い。 つまり、過 去にも用いられていたヒ素拡散だけのドレインで作られるシングルドレイン構造にす れば良い。 ただし、前にも触れたが、シングルドレインの MOSFET をそのまま出力 MOSFET に使うと、微細素子においてはホットキャリア注入による特性変動が起こり、 長期信頼性が低下するため使えない。 そのため、シングルドレインの MOSFET を単 なる保護素子として使うことを考えた。 今、シングルドレインの MOSFET のソース・ド レイン間耐圧を考えると、LDD MOSFET よりも低いはずで、ESD テストにおいて、 LDD MOSFET がスナップバックに入らずに、保護素子のシングルドレイン MOSFET のスナップバック後のバイポーラ動作だけで静電が消費されることになる。しかしな がら、現状の LDD を用いた CMOS プロセスにおいて、シングルドレインの MOSFET を作るには、例えばサイドウォールスペーサーを除去する等の追加プロセスが必要と なってしまう。 一方、図. 3-14 で示したオフセットゲートのシングルドレイン MOSFET は追加プロセスが必要ではない。 通常の CMOS プロセスにおいて n- LDD イオン注 入プロセスでのレジストマスクを作成する n-層 LDD のホトリソグラフィーでオフセット ゲートの MOSFET を作るところの n-領域をレジストでカバーすることにより、LDD イオ ン注入がされずに、オフセットゲートのシングルドレイン MOSFET を形成することがで きる。 図. 3-14 に示したように、シングルドレインの MOSFET を保護素子として、 LDD MOSFET を出力 MOSFET として使えば、HBM-ESD 耐量の改善につながる可 能性がある。

### 3.8.3.2 オフセットゲート MOSFET 保護素子による ESD 耐量の改善

このオフセットゲートのシングルドレイン MOSFET を ESD 保護素子として用いた時 の HBM-ESD テスト結果を表. 3-2 にまとめた。 この表からもわかるように、リン単独 LDD では HBM-ESD 耐量が 200-300 V であったものが、オフセットゲートのシングル ドレイン MOSFET の ESD 保護を挿入することで HBM-ESD 耐量が 3000 V 以上に改 善できることがわかった。

保護回路構成	HBM ESD 耐量
オフセットゲート MOSFET 保護なし	200-300 V
オフセットゲート MOSFET 保護あり	3000-4000 V

表. 3-2 オフセットゲート MOSFET による HBM ESD 耐量の改善

この改善を確認するため、リン単独の LDD MOSFET とオフセットゲートのシングルド レイン MOSFET の I-V 特性を測定した。 その結果を図 3-19 に示す。 リン単独の LDD MOSFET ではソース・ドレイン間耐圧が約 16 V であったのに対して、オフセット ゲートのシングルドレイン MOSFET では 14 V 程度と低くなっており、目論見通りの HBM-ESD 耐量の改善につながったものと考えている。



[図. 3-19] (a)従来の LDD MOSFET と(b)オフセットゲート MOSFET のスナップバック特性[11] Copyright (1994) IEICE

## 3.9 結論

薄いゲート酸化膜と LDD 構造を有する出力 MOSFET の HBM-ESD テストでのソ フトブレークダウン現象によるオフリークの増加機構について検討した。 リン単独 LDD の MOSFET では HBM-ESD 耐量はこのソフトブレークダウン現象により200-300 V 程度しかない。 ソフトブレークダウン現象によるオフリークの増大は HBM-ESD テ スト中に出力 MOSFET はスナップバック状態になり、スナップバックストレスで酸化膜 に注入された正孔によってシリコン-酸化膜界面に界面準位が発生し、この界面準位 を介するトラップアシステッドトンネリング現象によるリーク電流が増加することによっ て引き起こされる。 このソフトブレークダウン現象を改善するため、LDD 部にヒ素の追加イオン注入を する方法と逆に LDD 部にリンのイオン注入を行わないオフセットゲートの MOSFET を ESD 保護素子とする方法を提案した。 どちらの方法に対しても、リン単独 LDD MOSFET では HBM-ESD 耐量が 200-300 V しかなかったものを目標とする 2000 V 以上に改善することを確認した。

この LDD MOSFET を用いた場合の HBM-ESD 耐量改善は非常に有効な方法で ある。 実際この方法を考案した 20 年以上前から現在においても用いられている手 法であり、ソフトブレークダウン現象の解明とこの改良方法の発見によって半導体デ バイスの微細化を実現できた一つの要因になっていると考えている。

### 第3章 参考文献

[1] S. Ogura, P. J. Tsang, W. W. Walker, D. L. Crichlow, and J. F. Shepard, "Design and characteristics of lightly doped drain-source (LDD) insulated gate filed effect transistors," *IEEE Trans. Electron Devices*, vol. ED-27, pp. 1359-1367, 1980.

[2] E. Takeda, H. Kume, T. Toyabe, and A. Asai, "Submicrometer MOSFET structure for minimizing hot-carrier generation," *IEEE Trans. Electron Devices*, vol. ED-29, pp. 611-618, 1982.

[3] C. Hu, S. C. Tam, F. C. Hsu, P. K. Ko, T. Y. Chan, and K. W. Terrill, "Hot-electron-induced MOSFET degradation –model, monitor, and improvement," *IEEE Trans. Electron devices*, vol. ED-32, pp. 375-385, 1985.

[4] S. N. Shabde, G. Simmons, and D. Back, "Snapback induced gate dielectric breakdown in graded junction MOSFET structure," *in IRPS Proc.*, 1984, pp. 165-168.

[5] C. Duvvury, R. A. McPhee, D. A. Baglee, and R. N. Rountree, "ESD protection reliability in 1 □ m CMOS technology," *in IRPS Proc.*, 1986, pp. 199-205.

[6] R. N. Rountree and C. L. Hutching, "NMOS protection circuitry," *IEEE Trans. Electron Devices*, vol. ED-32, no. 5, pp. 910-917, May 1985.

[7] N. Khurana, T. Maloney, and W. Yeh, "ESD on CHMOS devices-equivalent circuit, physical models and failure mechanism," *in IRPS Proc.*, 1985, pp. 212-223.

[8] D. B. Krakauer and K. R. Misty, "On latency and the physical mechanisms underlying gate oxide damage during ESD event in N-channel MOSFET," *in EOS/ESD Symp. Proc.*, 1989, pp. 121-126.

[9] I. Kurachi, Y. Fukuda, N. Miura, and F. Ichikawa, "Analysis of a new ESD failure and its improvement," *IEEE Conf. Rec. Ind. Appl. Soc. Annual Meeting*, 1992, pp. 1612-1617.

[10] I. Kurachi, Y. Fukuda, N. Miura, and F. Ichikawa, "Analysis of soft breakdown failure with ESD on output buffer nMOSFETs," *IEEE Trans. Industry Applications*, vol. 30, no. 2, pp. 358-364, 1994.

[11] I. Kurachi and Y. Fukuda, "Improvement of "soft breakdown" leakage of off-state nMOSFETs induced by HBM ESD events using drain engineering for LDD structure," *IEICE Trans. Fundamentals*, vol. E77-A, no. 1, pp. 166-173, Jan. 1994.

[12] J. Chen, T. Y. Chan, I. C. Chen, P. K. Ko, and C. Hu, "Subbreakdown drain leakage current in MOSFET," *IEEE Electron Device Lett.*, vol. EDL-8, pp. 515-517, 1987.

[13] I. C. Chen, C. W. Teng, D. J. Coleman, and A. Nishimura, "Interface-trap enhanced gate-induced leakage current in MOSFET," *IEEE Electron Device Lett.*, vol. 10, pp. 216-218, 1989.

[14] S. M. Sze, Physics of Semiconductor Devices, 2<sup>nd</sup> Ed., New York: Wiley, P. 447, 1981.

[15] S. Aur, A. Chatterjee, and T. Polgreen, "Hot-electron reliability and ESD latent damage," *IEEE Trans. Electron Devices*, vol. 35, pp. 2189-2193, 1988.

[16] Y. Toyoshima, N. Nihira, and K. Kanzaki, "Profiled lightly doped drain (PLDD) structure for high reliable NMOS-FETs," *in VLSI Symp. Tech. Dig.*, pp. 118-119, 1985.

### 第4章 RTP による界面準位の生成と消滅に関する検討

#### 4.1 まえがき

シリコン系デバイスにおいて、シリコンと酸化膜の界面状態を制御し素子を高品質 にかつ高信頼にしていくことが重要な課題である。 そのため、製造プロセスの最適 化やデバイス動作条件の最適化により、初期及び長期の動作後においても界面状態 を良好に保つように努力がなされてきた。これは、シリコン表面の界面準位密度が 増加すると MOSFET の駆動力の重要なパラメータの一つであるキャリアの移動度が 低下する[1] ためである。さらに、MOSFET の長期信頼性においても、ドレイン電流 の低下はホットキャリア注入による界面準位発生で移動度が低下することによって引 き起こされる[2-4] ためである。それゆえ、界面準位の発生を制御することは MOSFETの性能や長期信頼性確保のために重要な課題となっている。 加えて、メモ リデバイスの代表でもあるNAND Flashのエンデュアランス特性においては、プログラ ム・消去時の FN トンネル電流による界面準位発生との関係が指摘されている [5-6]。 他にも、前章で示しているが HBM-ESD テストによって発生するソフトブレークダウン 現象によるリーク電流の増加は界面準位が原因となっている[7-9]。さらに、 MOSFET の放射線照射による特性変動は、界面準位の発生によるものであることが 報告されており[11]、 放射線照射による界面準位の発生は詳細に検討されている [12]。シリコン単結晶の太陽電池においても、電子正孔対の表面再結合による発電 効率の低下は界面準位と密接に関係していることが報告されている[13]。 このように ほとんどの広い範囲でのシリコン系デバイスで界面準位がデバイス特性を左右する 重要なパラメータとなっていることがわかる。

シリコン系デバイスに求められているもう一つの事項は、より小さなチップサイズの デバイスを作り、且つより性能の良い MOSFET を作ることである。そのために、さらな る 2 次元的なサイズの縮小が推し進められている。 この縮小を達成するためには、

82

素子寸法を規定している設計基準の縮小もあるが、深さ方向や横方向に不純物が大 きく拡散する拡散炉による熱拡散に代わり、不純物活性化を維持したまま横方向拡 散を抑制できる新たな熱拡散方法の導入も必要となっている。 この要求に対し、数 十秒の高温アニールが可能である処理方法である RTP が 0.5 µm 以下のテクノロジ ーノードのプロセスで採用されている[14,15]。45-32 nm ノードの high-k/metal ゲート ではフラッシュランプアニールのようなミリ秒単位の熱処理が提唱されている [16,17]。 さらに、RTP には製造と言う観点からのメリットもある。 熱拡散や減圧 CVD プロセス を、拡散炉を用いたプロセスから RTP に置き換えることで処理時間の短縮が可能とな る[18-20]。これは、デバイス製造のコストダウンに貢献することができる。

このように RTP は素子微細化やコスト低減のメリットが大きいことがわかっている が、RTP を導入することで界面準位が増加するということも報告されている[21-25]。 界面準位の増加により、MOSFET のフラットバンド電圧がシフト[21]、ひいては閾値 電圧が変動する。 加えて、MOSFET の GIDL (Gate Induced Drain Leakage)も増大す る[22]。さらに、低周波ノイズの増加も報告されている[23]。 RTP によって発生する 界面準位は Pb センターと呼ばれるシリコンのダングリングボンドと考えられている [21,24,25]。 Pb センターと呼ばれるシリコンのダングリングボンドと考えられている [21,24,25]。 Pb センターを発生させる可能性のある一つの原因は、シリコンと酸化膜 の熱膨張係数が違う事で発生する機械的なストレスである。 しかしながら、 MOSFET の構造を使ってシリコンと酸化膜にプロセス処理中にどのような事が起こっ ているか直接的に議論するのは難しい。 なぜなら、その界面近傍には、ゲート電極 であるポリシリコンや層間絶縁膜や金属配線等が存在し、これらの影響を完全に取り 除くことが不可能なためである。 これに対して、酸化しただけのシリコンウエハを用 いて界面準位を評価できる SCA (surface charge analyzer)であれば、純粋にシリコンと 酸化膜の相互作用のみによって発生する界面準位を評価できる。 さらに、SCA の測 定で用いた酸化しただけのシリコンウエハは、裏面酸化膜を除去しウエハの反りを測

83

定することで雰囲気温度に対するシリコン酸化膜に加わる機械的ストレスを測定する こともできる。この結果から、同一構造のサンプルで RTP による界面準位の発生と 温度が加わることでの機械的ストレスを直接比較検討することが可能となる。

この章では、シリコンウエハを酸化した単純な構造のサンプルを用いて SCA により RTP によって発生する界面準位評価、さらに、同一構造のサンプルで温度が加わっ た場合の機械的ストレスを測定し比較することで、界面準位の発生とその消滅のメカ ニズムの検討を行っている[26]。

#### 4.2 試料の作成と測定方法

チョコラルスキー(Cz)法により作成された、口径が6インチで、ボロンがドープされ ている P 型の面方位(100)のシリコンウエハを本実験では使用した。 用いたウエハ の厚さは 625 μm である。このウエハを通常のアンモニア系の薬液で洗浄した後、 950 ℃ ウェット酸素中で17分酸化することでシリコンウエハ上に100 nm の酸化膜を 形成した。 RTP による界面準位発生を見るため、この酸化したウエハを窒素中で温 度 650-950 ℃、時間 30-90 秒の RTP 処理を行った。

この酸化したウエハの RTP 前後の界面準位を SCA により測定した。 SCA 測定器 の構成図を図 4-1 に示す。 測定器は透明電極が形成されているマイラフィルムのプ ローブと、このプローブを透過してサンプルに光を照射する LED と、この透明電極と シリコンウエハ間に電圧印加するための直流電源と、照射された光をチョップする周 波数に同期された周波数の交流信号を取り出す検出器 (ロックインアンプ)で構成さ れている。 シリコンのバンドギャップより多少高めのエネルギーで高周波にチョップさ れた光がプローブを透過して測定サンプルに照射されると、プローブによって測定さ れる表面光電圧 (SPV: Surface Photo Voltage) はサンプルの空乏層幅に比例する。 それゆえ、この SPV を測定することで、サンプルのシリコン中のドーパント濃度、酸化 膜中の固定電荷、界面準位の表面ポテンシャルスペクトルを算出することが可能となる[27, 28]。また、この SCA で測定される界面準位密度の妥当性の確認のため、マ イクロ波光伝導率減衰法 $\mu$ -PCD(micro photo conductivity decay)によって測定される キャリアの再結合寿命との比較も行った。



[図. 4-1] SCA システムの概略図

シリコン酸化膜中の機械的ストレスの温度依存性は、測定サンプルに温度を加え ながらウエハのそりの曲率半径を測定することで行った。 温度は 5 ℃/分で上昇さ せた。 ウエハの曲率半径は温度が 10 ℃上昇するごとに測定した。 機械的ストレ スofは測定される曲率半径 Rmから計算され、

$$\sigma_{\rm f} = \frac{{\rm E_{\rm s} t_{\rm s}}^2}{6(1-\nu_{\rm s}) {\rm t_{\rm f}}} \left(\frac{1}{{\rm R_{\rm m}}} - \frac{1}{{\rm R_{\rm i}}}\right) \tag{4.1}$$

となる。 ここで  $E_s$ はシリコンウエハのヤング率、 $t_s$ はシリコンウエハの厚さ、 $v_s$ はシリ コンウエハのポアソン比、 $t_f$ はシリコン酸化膜の厚さ、 $R_i$ は測定初期(室温)での曲率 半径である。

#### 4.3 測定結果と考察

# 4.3.1 RTP 前の測定サンプルの界面準位と SCA での界面準位測定の妥当性

RTP 処理前のシリコンウエハ上に 950 ℃で酸化膜を 100 nm 形成した後の SCA による界面準位の測定結果を図. 4-2 に示す。 この測定ではウエハ面内で 5 点の測 定としている。 測定された界面準位の分布は平均値 8.75×10<sup>10</sup> eV<sup>-1</sup>cm<sup>-2</sup>で標準偏差 が 6.56×10<sup>9</sup> eV<sup>-1</sup>cm<sup>-2</sup> のガウス分布となっている。 この図からウエハ間、ウエハ面内 で RTP 前では界面準位密度は十分に低く、且つタイトな分布であることが確認でき る。





Copyright (2015) The Japan Society of Applied Physics

SCA で測定された界面準位密度の妥当性を評価するため、RTP 前後の SCA で測定された界面準位密度とµ-PCD により測定されたキャリアの再結合寿命の相関を確認した。キャリアの再結合寿命τ<sub>rec</sub> はキャリア再結合確率の逆数に比例し、

$$\tau_{\rm rec} = \frac{1}{\sigma_{\rm it} \, v_{\rm th} \int D_{\rm it}(E) dE} \tag{4.2}$$

となる。 ここで  $D_{it}(E)$ はエネルギーE での界面準位密度、 $\sigma_{it}$ は界面準位の捕獲断面 積、 $v_{th}$ はキャリアの熱速度で 300 K では電子の場合  $2.3 \times 10^7$  cm/s である。 SCA で 測定された  $D_{it}$ と  $1/\tau_{rec}$ の間に図. 4-3 に示したような線形関係が確認され、 $D_{it}$ がシリ コンのバンドギャップ中で一定と仮定すると、その関係から計算される捕獲断面積 $\sigma_{it}$ は  $3.09X10^{-14}$  cm<sup>2</sup>と計算される。 測定した現象は電子と正孔の再結合によるもので あること、及び DLTS (Deep Level Transient Spectroscopy)によって測定された電子の 捕獲断面積が  $10^{-16}$  cm<sup>2</sup> であり正孔のそれが  $10^{-13}$  から  $10^{-12}$  cm<sup>2</sup> [29]の間にあること から、抽出された捕獲断面積は妥当な値であると考えられる。 以上から、SCA は十 分妥当な界面準位密度の測定ができていると考えられる。



[図. 4-3] SCA による界面準位密度とµ-PCD によるキャリアライフタイムの関係[26]

Copyright (2015) The Japan Society of Applied Physics

# 4.3.2 RTP 温度と界面準位発生量

RTP による界面準位密度の変動は RTP 前後で測定された界面準位の差 $\Delta D_{it}$ とし てあらわすことができる。 図. 4-4 に $\Delta D_{it}$ の RTP 温度依存性を示す。 この測定にお いては RTP 時間を 30 秒としている。 図. 4-4 に示されたように RTP 温度 650 ℃から 950 ℃まで、いずれの場合も RTP によって界面準位が増加していることが判る( $\Delta D_{it}$ がどの温度においても正である)。 また、ここで注意しておかなければならないこと は、RTP 処理をするシリコンと酸化膜界面が熱拡散炉を用いた 950 ℃ のウェット酸 素での酸化という十分高い温度で十分時間をかけた熱処理で行われ、図. 4-2 で示さ れたように界面準位が十分低く良好な状態と考えられても、RTP によって界面準位が 発生することである。 図. 4-4 に示されたように、△D<sub>it</sub> は RTP 温度 700-750 ℃でピー クを持ち、700 ℃以下では RTP 温度が下がるとともに△D<sub>it</sub>も低下する。 また RTP 温 度が 750 ℃以上では、RTP 温度とともに△D<sub>it</sub> は減少している。



[図. 4-4] RTP[により発生した界面準位の RTP 温度依存[26]

Copyright (2015) The Japan Society of Applied Physics

RTP によって界面準位が発生する原因はシリコンと酸化膜の相互作用によるもの と考えられる。ここで、考えられる界面準位の発生原因は二つある。一つは、機械 的なストレスが Si-O 結合に加わり、熱刺激によって界面準位が発生するというもので ある。もう一つは、RTP によって水素で終端されたダングリングボンドから水素が解 離し界面準位が発生するというものである。前者のモデルは以下のように説明され る。この実験においては、シリコン-酸化膜界面は熱酸化によって作られている。 熱酸化はシリコン(Si)が酸化シリコン(SiO<sub>2</sub>)に変化することであり、Si が SiO<sub>2</sub>に変化 することで、その体積も膨張する。 それゆえ、酸化膜形成後は圧縮ストレスがシリコ ン酸化膜中に発生している。 シリコンと酸化膜の熱膨張係数差を考えると、RTP 処 理中ではこの圧縮ストレスは緩和していく。 図. 4-5 には裏面の酸化膜を除去したウ エハでの酸化直後のウエハの反り量と温度をかけていった時のウエハ反り量を示し た。 酸化直後のウエハ反り量は約 10 μm であり、ストレスとしては圧縮ストレスを示 している。 さらに、温度をかけることで、ウエハ反り量は低下していき、圧縮ストレス が緩和されていることがわかる。





Copyright (2015) The Japan Society of Applied Physics

ストレスは温度によって緩和はされているが、△D<sub>it</sub> が最大値をとる約 750 ℃でも、圧 縮ストレスは依然として存在している。 この圧縮ストレスによって熱的に励起された Si-O の結合が切れて界面準位が発生する可能性がある。 一方、後者のモデルでは、 シリコン表面にあるいくつかのダングリングボンドは、酸化膜形成がウェット酸化で、 その酸化雰囲気中には水素が存在することから、水素で界面準位が終端されている 可能性はある。 この水素で終端されたダングリングボンドが RTP の熱処理で水素が 離脱し界面準位が発生するというものである。 実際、高温・真空で界面準位と結合 している水素が脱離することも報告されており、その脱離の活性化エネルギーは 2.56±0.06 eV であると報告されている[30]。 しかしながら、今回の測定である 650 ℃ と 700 ℃の△D<sub>it</sub> から計算された活性化エネルギーは 0.40 eV と水素脱離の活性化エ ネルギーよりも十分に小さく、水素脱離による界面準位の発生は主要因ではないと考 えられる。 この実験結果から界面準位の発生を説明するには証拠が不十分でもあ るが、界面に機械的ストレスが存在することが、RTP によって界面準位が発生してい るしていることに対しての考えうる要因と想定している。

#### 4.3.3 機械的ストレスと界面準位

RTP 処理中には、室温から処理する温度への昇温が行われるため、シリコン及び 酸化膜ともにそれぞれの熱膨張係数に従って膨張する。酸化膜とシリコンでは熱膨 張係数が違っているため、酸化膜中には引っ張りストレスがかかることになる。 この ストレスが界面準位発生の原因の一つと考えられる。 何故なら、このストレスはシリ コン酸化膜とシリコンの界面でせん断ストレスとして働き、このせん断ストレスにより 界面にダングリングボンドが形成される可能性がある。 いま RTP で発生するストレ スをσfとすると、

$$\frac{d\sigma_f}{dT} = \frac{E_s(\alpha_s - \alpha_f)}{1 - \nu_s}$$
(4.3)

となる。 ここで、T は RTP 温度、 $\alpha_s \geq \alpha_f$ はそれぞれシリコンと酸化膜の熱膨張係数で ある。 式(4.3)の右辺は一定の数値であり、 $E_s=130$  GPa,  $v_s=0.28$ ,  $\alpha_s=4.2\times10^{-6}$ ,  $\alpha_f=5\times10^{-7}[31, 32, 33]$ とすれば、右辺は  $6.68\times10^5$  Pa/K となる。 それゆえ、 $\sigma_f$  は温度 の一次関数となる。 ただし、高温においては酸化膜が粘性流動することが知られて いる。 その場合、酸化膜の粘性流動を発生させる温度を超えると、 $\sigma_f$  は温度の 1 次 関数から乖離する。 図. 4-6 に測定された温度に対するシリコン酸化膜中のストレス  $\sigma_f$ を示す。 この結果からもわかるように、700 °Cまでは温度とストレスの間に線形関 係があり、式(4.3)の関係が成り立っていることが判る。 また、この関係から求められ る d $\sigma_f$ /dT は 7.83×10<sup>5</sup> Pa/K であり、報告されている上記の値とほぼ同等となっている ことも確認できた。 700 °C以上では酸化膜の粘性流動が始まり、図. 4-6 に見られる ように温度とストレスの線形関係から乖離し、ストレスは緩和される。 それゆえ、RTP による界面準位発生量である $\Delta D_{it}$  は粘性流動が始まる RTP 温度以上では低下して いくものと推測する。



[図.4-6] 酸化したウエハのストレスの温度依存[26]

# 4.3.4 RTP 時間と界面準位

図. 4-4 に示された $\Delta D_{it}$ のピークの存在は RTP で発生する界面準位の制御を考える上では重要な特性である。 そのため、図. 4-4 と図. 4-6 の比較から何故、 700-750 °Cに $\Delta D_{it}$ のピークが存在し、それ以上の温度で $\Delta D_{it}$ が減少していくか検討することにした。

Copyright (2015) The Japan Society of Applied Physics

700 °C以上では、図. 4-6 に示したように、σ<sub>1</sub>-温度の線形関係から乖離していく事 が確認されている。このことは、この温度以上でシリコン酸化膜の粘性流動が起こっ てストレスを緩和していることを示唆している。酸化膜の粘性流動を微視的にみれ ば、酸素とシリコンの原子ネットワークの再配列の結果と考えることができる。 つまり、 700 °C以上ではシリコンと酸化膜の熱膨張係数の違いにより発生した酸化膜にかか る機械的ストレスをドライビングフォースとして酸素とシリコン原子の再配列ができるこ とであり、シリコンと酸化膜の界面に注目すれば、機械的ストレスで発生した界面準 位であるシリコンのダングリングボンドを原子のネットワークの再配列により修復する ことで発生した界面準位を消滅させた可能性がある。 この現象によって、シリコン酸 化膜の粘性流動が起こる温度以上ではΔD<sub>it</sub>が減少していくと考えることができる。 こ の仮定が正しいとすると、粘性流動が起こる温度以上では界面準位消滅の緩和時間 というものを持つはずである。 緩和時間がτ<sub>RTP</sub>であるとするとΔD<sub>it</sub>は

$$\Delta D_{it} = A \exp\left(-\frac{t}{\tau_{RTP}}\right)$$
(4.4)

と表すことができる。 ここで t は RTP 時間、A は係数である。 800 °C以上温度での  $\Delta D_{it}$ の RTP 時間の依存のデータを用いて、図. 4-7 に示したように式(4.4)を仮定して、 各温度での $\tau_{RTP}$ の算出を行った。  $\tau_{RTP}$  はまたアレニュウスの関係を用いて次のよう に記述される。

$$\frac{1}{\tau_{\rm RTP}} = B \exp\left(-\frac{E_{a1}}{kT}\right) \tag{4.5}$$

ここで B は界面準位消滅の頻度因子、k はボルツマン定数、T は RTP 温度、E<sub>a1</sub> は界 面準位消滅の活性化エネルギーである。 この関係から、図. 4-8 に示すように活性 化エネルギー、1.36eV を得た。





Copyright (2015) The Japan Society of Applied Physics



[図. 4-8] RTP 時間依存から求めた緩和時間のアレニウスプロット[26]

Copyright (2015) The Japan Society of Applied Physics

もし、界面準位の消滅が酸化膜の粘性流動によるものであるなら、粘性流動による酸化膜中のストレス緩和時間τ<sub>stress</sub>の逆数の活性化エネルギーが界面準位消滅の活性化エネルギーと同等になるはずである。 ここでτ<sub>stress</sub> は

$$\frac{1}{\tau_{\text{stress}}} = \frac{G}{\eta} = C \exp\left(-\frac{E_{a2}}{kT}\right)$$
(4.6)

であり、Gは剛性率、ηはシリコン酸化膜の粘度、C、E<sub>a2</sub>はそれぞれストレス緩和の頻 度係数と活性化エネルギーである。報告されているシリコン酸化膜の粘度 η の温度 依存[34]を用いて、温度と粘度の逆数をアレニウスプロットした結果を図 4-9 に示す。 図 4-7 で得られた界面準位消滅の活性化エネルギーである 1.36eV のラインも図中に 示した。 800-900 ℃の範囲で粘度の逆数は同様の傾きとなっている。 つまり同様 の活性化エネルギーになっていることが確認できる。 このことから、RTP 温度が高温 での界面準位消滅のメカニズムは酸化膜の粘性流動によるものと結論付けられる。



[図. 4-9] 文献[34]からの酸化膜の粘度の逆数のアレニウスプロット[26]

Copyright (2015) The Japan Society of Applied Physics

## 4.4 結論

RTP によりシリコン-酸化膜の界面準位の発生もしくは消滅現象について SCA 測 定によって求められた界面準位とウエハの反り測定から求められた機械的ストレスを もとに検討を行った。これらの測定においては、試料は酸化を行っただけのシリコン ウエハであり、ゲート電極やメタル配線等は形成されていないため、シリコンと酸化膜 だけの相互作用を観察することができる。また、このような単純な構造においても、 RTP によって界面準位は発生しており、700-750 °Cまでは RTP による界面準位の増 加分は RTP 温度とともに増加し、それ以上の温度では、増加分が RTP 温度とともに 減少していくことがわかった。また、800 °C以上の温度では RTP 時間とともに発生 する界面準位は減少していき、その減少は緩和時間を持っていることがわかった。 さらに、この緩和時間の活性化エネルギーを求めると 1.36eV となることもわかった。

RTP による界面準位発生の原因について、高温処理によって発生するシリコン酸 化膜中の機械的ストレスと高温で発生するシリコン酸化膜の粘性流動と言う観点から 考察した。 機械的ストレスの温度依存から、粘性流動はほぼ 700 ℃で発生すること がわかった。 また、酸化膜の粘度の活性化エネルギーは文献値から 1.36eV となっ ており、これは界面準位消滅の緩和時間の活性化エネルギーに等しい。 このことか ら、RTP における界面準位発生は、シリコンと酸化膜の熱膨張係数差によって生じる ストレスが原因であり、また酸化膜の粘性流動が始まる温度以上になると、この粘性 流動により発生した界面準位の一部は消滅していくものと考えている。 今後デバイ スプロセスを設計していくにあたって、このメカニズムを理解して RTP 条件を設定する ことにより、界面準位発生を抑制し、良好な特性の素子を作ることができる。

### 第4章 参考文献

[1] S. C. Sun and J. D. Plummer, "Electron mobility in inversion and accumulation layers on thermally oxidized silicon surface," *IEEE Trans. Electron Devices*, vol. 27, 1497-1508, 1980.

[2] C. Hu, S. C. Tam, F.-C. Hsu, P.-K. Ko, T.-Y. Chan, and K. Terrill, "Hot-electron-induced MOSFET degradation –model, monitor, and improvement," *IEEE Trans. Electron Devices*, vol. 32, pp. 375-385, 1985.

[3] J. E. Chung, P.-K. Ko, and C. Hu, "A model for hot-electron-induced MOSFET linear-current degradation based on mobility reduction due to interface-state generation," *IEEE Trans. Electron Devices*, vol. 38, pp. 1362-1370, 1991.

[4] I. Kurachi, N. Hwang, and L. Forbes, "Physical model of drain conductance, dg, degradation of NMOSFET's due to interface state generation by hot carrier injection," *IEEE Trans. Electron Devices*, vol. 41, pp. 964-969, 1994.

[5] J.-D. Lee, J.-H. Choi, D. Park, and K. Kim, "Effects of interface trap generation and annihilation on the data retention characteristics of flash memory cells," *IEEE Trans. Device and Materials Reliability*, vol. 4, pp. 110-117, 2004.

[6] A. Farushin, K. Seol, J. Na, S. Hur, J. Choi, and K. Kim, "The new program/erase cycling degradation mechanism of NAND flash memory devices," *in IEDM Tech. Dig.*, 2009, pp. 823-826.

[7] D. B. Krakauer and K. R. Mistry, "On latency and physical mechanisms underlying gate oxide damage during ESD events in N-channel MOSFETs," *in EOS/ESD Symp. Proc.*, 1989, pp. 121-126.

[8] I. Kurachi, Y. Fukuda, N. Miura, and F. Ichikawa, "Analysis of soft breakdown failure with ESD on output buffer nMOSFETs and its improvement," *IEEE Trans. Industry Applications*, vol. 30, pp. 358-364, 1994.

[9] I. Kurachi and Y. Fukuda, "Improvement of "soft breakdown" leakage of off-state nMOSFFETs induced by HBM ESD events using drain engineering for LDD structure," *IEICE Trans. Fundamentals*, vol. E77-A, pp. 166-173, 1994.

[10] I.-C. Chen, C. W. Teng, D. J. Coleman, and A. Nishimura, "Interface trap-enhanced gate-induced leakage current in MOSFET," *IEEE Electron Device Lett.*, vol. 10, pp. 216-218, 1989.

[11] P. S. Winokur, J. R. Schwank, P. J. McWhorter, P. V. Dressendorfer, and D. C. Turpin, "Correlating the radiation response of MOS capacitors and transistors," *IEEE Trans. Nucl. Sci.*, vol. 31, pp. 1453-1460, 1984.

[12] J. W. Stacey, R. D. Schrimpf, D. M. Fleetwood, and K. C. Holmes, "Using surface charge analysis to characterize the radiation response of Si/SiO2 structure," *IEEE Trans. Nucl. Sci.*, vol. 51, pp. 3686-3691, 2004.

[13] A. Belghachi, "Detailed analysis of surface recombination in crystalline silicon solar cell," *in Proc. Int. Renewable and Sustainable Energy Conf.*, 2013, pp. 161-166.

[14] R. A. Chapman, J. W. Kuehne, P. S.-H. Ying, W. F. Richardson, A. R. Paterson, A.
P. Lane, I.-C. Chen, L. Velo, C. H. Blanton, M. M. Mosiehl, and J. L. Paterson, "High performance sub-half micron CMOS using rapid thermal processing," *in IEDM Tech. Dig.*, 1991, pp. 101-104.

[15] M. Segawa, T. Yabu, M. Arai, M. Moriwaki, H. Umimoto, M. Sekiguchi, and A. Kanda, "A 0.18 μm Ti-salicided p-MOSFET with shallow junctions fabricated by rapid thermal processing in an NH3 ambient," *in IEDM Tech. Dig.*, 1996, pp. 443-446.

[16] F. Ootsuka, A. Katakami, K. Shirai, T. Watanabe, H. Nakata, M. Kitajima, T. Aoyama, T. Eimori, Y. Nara, Y. Ohji, and M. Tanjyo, "Ultralow-Thermal-Budget CMOS process using flash-lamp annealing for 45 nm metal/high-k FETs," *IEEE Trans. Electron Devices*, vol. 55, pp. 1042-1049, 2008.

[17] T. Onizawa, S. Kato, T. Aoyama, Y. Nara, and Y. Ohji, "A proposal of new concept millisecond annealing: Flexibly-shaped-pulse flash lamp annealing (FSP-FLA) for fabrication of ultra shallow junction with improvement of metal gate high-k CMOS performance," *in VLSI Symp. Tech. Dig.*, 2008, pp. 110-111.

[18] K.-C. Chen, H.-H. Shih, Y.-L. Hwang, C.-C. Hsueh, H. Chung, S. Pan, and C.-Y. Lu, "Application of single-wafer rapid-thermal processing to the manufacture of advanced flash memory," *IEEE Trans. Semiconductor Manufacturing*, vol. 16, pp. 128-137, 2003.

[19] P. Doshi, J. Mejia, K. Tate, and A. Rohatgi, "Modeling and characterization of high-efficiency silicon solar cells fabricated by rapid thermal processing, screen printing, and plasma-enhanced chemical vapor deposition," *IEEE Trans. Electron Devices*, vol. 44, pp. 1417-1424, 1997.

[20] R. Schindler, I. Reis, B. Wagner, A. Eyer, H. Lautenschlager, C. Schetter, W. Warta, B. Hartiti, A. Slaoui, J. C. Muller, and P. Siffert, "Rapid optical thermal processing of silicon solar cells," *in Proc. 23<sup>rd</sup> IEEE Photovoltaic Specialists Conf.*, 1993, pp. 162-166.

[21] A. Kamgar and S. J. Hillenius, "Rapid thermal anneal induced effects in polycrystalline silicon gate structures," *App. Phys. Lett.*, vol. 51, pp. 1251-1253, 1987.

[22] J. C. Hsieh, Y. K. Fang, C. W. Chen, N. S. Tsai, M. S. Lin, and F. C. Tseng, "Effect of rapid thermal annealing on gate induced drain leakage in a n-channel metal-oxide-semiconductor field effect transistor," *Appl. Phys. Lett.*, vol. 63, pp. 3058-3059, 1993.

[23] D. C. Murray, J. C. Carter, A. G. R. Evans, A. Gougam, and J. L. Altrip, "An investigation into the effects of RTA processing on low frequency noise and other characteristics of CMOS FETs ," *in Solid State Device Research Conf.*, 1989, pp. 557-560.

[24] B. J. O'Sullivan, P. K. Hurley, C. Leveugle, and J. H. Das, "Si(100)-SiO2 interface properties following rapid thermal processing," *J. Appl. Phys.*, vol. 89, pp. 3811-3820, 2001.

[25] P. K. Hurley, A. Stesmans, V. V. Afanes'ev, B. J. O'sullivan, and E. O'Callaghan,
"Analysis of Pb centers at the Si(111)/SiO2 interface following rapid thermal annealing," *J. Appl. Phys.*, vol. 93, pp. 3971-3973, 2003.

[26] I. Kurachi, H. Takano, and H. Kanie, "Study of oxide-silicon interface state generation and annihilation by rapid thermal processing," *Jpn. J. Appl. Phys.*, vol. 54, p. 086501, 2015

[27] E. Kamieniecki, "Determination of surface charge capacitance using a light probe,"*J. Vac. Sci. Technol.*, vol. 29, 811-814, 1982.

[28] E. Kamieniecki, "Surface photovoltage measured capacitance: Application to semiconductor/electrolyte system," *J. Appl. Phys.*, vol. 54, pp. 6481-6487, 1983.

[29] K. L. Wang, "A determination of interface state energy during the capture of electrons and holes using DLTS," *IEEE Trans. Electron Devices*, vol. 26, pp. 819-821, 1979.

[30] K. L. Brower and S. M. Myers, "Chemical kinetics of hydrogen and (111) Si-SiO2 interface defects," *Appl. Phys. Lett.*, vol. 57, pp. 162-164, 1990.
[31] M. A. Hopcroft, W. D. Nix, and T. W. Kenny, "What is the Young's modulus of silicon?," *J. Microelectromech. Syst.*, vol. 19, pp. 229-238, 2010.

[32] Y. Okada and Y. Tokumaru, "Precise determination of lattice parameter and thermal expansion coefficient of silicon between 300 and 1500 K," *J. Appl. Phys.*, vol. 56, pp. 314-320, 1984.

[33] web [http://www.siliconfareast.com/]

[34] P. Sutardja and G. Oldman, "Modeling of stress effects in silicon oxidation," *IEEE Trans. Electron Devices*, vol. 36, pp. 2415-2421, 1989.

## 第5章 総括

半導体デバイスの微細化に伴い発生した問題、特に MOS 系においてシリコンと 酸化膜界面に発生する界面準位に起因した問題について、その発生要因、発生によ って素子特性が変動するメカニズムを明確にし、さらに、その問題の回避策について、 解析されたメカニズムをもとに提案した。これらの提案された回避策により、性能や 信頼性を維持しながら、さらなる微細化を進めることが可能になったと考えている。 ここでは、各章で得られた本研究の成果を改めて述べ、さらに今後どのようにこの得 られた成果を繋げていくかについて触れ、本研究の総括とする。

## 5.1 本研究の成果

半導体デバイスの微細化によって発生したシリコン-酸化膜界面での界面準位発 生に起因する問題として、MOSFET のホットキャリア注入によって発生した界面準位 によるアナログパラメータであるドレインコンダクタンスの変動、MOSFET のホットキャ リア注入低減のためのドレイン電界緩和を目的として導入した LDD 構造によって新 たに発生した ESD テストによるソフトブレークダウン現象、および、MOSFET のソー ス・ドレイン不純物の横方向拡散を抑制するために導入された RTP での界面準位の 発生メカニズムについて検討を行った。

第2章では、MOSFET のホットキャリア注入により発生するドレインコンダクタンス の変動現象について検討を行った。ドレインコンダクタンス変動は、ホットキャリア注 入によりドレイン近傍に発生した界面準位が影響しており、飽和領域でドレインコンダ クタンス測定時にピンチオフポイントがホットキャリア注入によって界面準位が発生し た領域内を動き、またドレイン空乏層上の発生した界面準位はドレイン電流に影響を 与えないことで発生する。この現象は、発生した界面準位をチャネル方向のステップ 関数とし、GCA を用いることで定量的に証明することができた。 さらに、この飽和領 域でのドレインコンダクタンスの変動は、ホットキャリア注入による MOSFET の特性変 動の指標として広く一般的に用いている線形領域のトランスコンダクタンスの変動値 によって表せられることも示した。 これは、今まで使われてきたデジタル回路として の MOSFET のホットキャリア注入による耐性の指標が、新たにアナログ系の回路に 対しても指標となることを意味しており、データの継続性を考えても重要な発見である。 さらに、ドレインコンダクタンス変動から定義した寿命のゲート長依存や基板電流依存 についても考察し、特にゲート長が長い領域では、トランスコンダクタンス変動で定義 される寿命より、ドレインコンダクタンス変動で定義される寿命の方が短いということも アナログ系回路の設計において長期信頼性を確保すると言う点から、有用な知見と なっている。 加えて、通常の SPICE 等に代表される回路シミュレーションを用いて動 作時の基板電流の算出し、その基板電流からアンプの利得変動に対する回路寿命を 精度よく予測できることを示した。 このように、本研究で明らかにしたホットキャリア 注入によるドレインコンダクタンス変動機構やモデルは、将来さらに微細化されるアナ ログ回路の信頼性設計には不可欠なものとなる。 寿命の予測がつくことで、最終的 な商品の長期信頼性試験を行わずとも、設計段階でその回路の寿命を予測できるこ とから、アナログ系デバイスの高性能化・高信頼性化に大いに役立つものと考えてい る。

第3章では、素子の微細化に伴うホットキャリア注入抑制のために導入したドレイン部電界緩和のための LDD 構造の MOSFET では HBM-ESD 耐性が大きく低下してしまうという現象について解析した。 この HBM-ESD テスト後の不良は出力 MOSFET のオフリーク電流の増加であり、MOSFET を LDD 構造とすることで新たに発生した不良モードであり、この不良をソフトブレークダウン現象によるオフリークの 増大と名付けた。 この現象は、HBM-ESD テストにおいて、MOSFET のスナップバックストレス時にドレイン部でホットになった正孔がシリコンから酸化膜へ注入し界面準

位が発生、この界面準位を介したトラップアシステッドトンネリング現象でリーク電流 が流れることを証明した。 このリーク電流増大機構の解析をもとに、LDD部にヒ素を 追加イオン注入することで大幅に HBM-ESD 耐量を改善できることを示した。 また、 LDD部の改良では MOSFET 特性そのものも多少変動するため、MOSFET 特性を変 えることなく HBM-ESD 耐量を改善する方法として、オフセットゲートの MOSFET を保 護素子に使う方法を提案した。 これらの方法を適用することで、現状の LDD MOSFET では 200-300 V の HBM ESD 耐量だったものを、一般に要求される耐量で ある 2000 V 以上に改善できることを示した。 これら改善方法により、ドレイン電界緩 和に用いる LDD が半導体デバイスに適用することができ、微細化されたデバイスに おいても高品質・高信頼性を保つことができた。 さらなる微細化においても、 HBM-ESD 耐量の問題を回避できる方法であり、大きなブレークスルーとなった。

第4章においては、半導体デバイスの微細化実現には必須である新技術 RTP 導入によるシリコン-酸化膜界面準位発生機構を明らかにした。 半導体デバイス製造 プロセスにおいて、高温熱処理では、異種材料の熱膨張係数の違いにより発生する 機械的ストレスが界面準位発生のドライビングフォースになること、また、酸化膜には 粘性流動があり、その効果を組み合わせることで熱処理によって発生した界面準位 をある程度低減できることも示した。 これらの効果を念頭に置きプロセス条件を最適 にしていく事が重要である。

## 5.2 今後の展開

本研究において、ホットキャリアがシリコンからゲート酸化膜へ注入し界面準位が 発生することで、MOSFET の動作特性がどのように変動するかが明確になった。 さ らに、その特性変動を定量的に予測できることも示した。 また、新プロセスや新材料 の導入によって、界面準位が増加する現象についても考察し、界面準位発生の機構 を理解することができた。 これらの得られた知見をもとに、さらなる半導体デバイス の微細化で直面する課題に対しても、その現象のモデル化に役立てていくつもりであ る。

さらに、現在メモリ素子として微細化の先端にある NAND Flash Memory において、 その消去とデータ書込は酸化膜中にキャリアを注入することで実現しており、そのた め、NAND Flash Memory の信頼性は、消去・書込でのシリコン-酸化膜界面の界面 準位の発生が鍵となる。本研究で得られた MOSFET の評価方法や特性変動モデ ルを用いて、さらには界面準位を発生しやすいプロセス等について検討を行い、より 信頼性の高い NAND Flash Memory の実現にも貢献できることも期待している。

また、将来、宇宙空間での半導体デバイス使用のニーズは確実に高まることから、 MOSFET の耐放射線性は無視できない特性となる。 MOSFET の放射線耐性は、シ リコン-酸化膜の界面への放射線によるダメージを如何に低減するかにも関わってく るため、今回の界面準位発生機構追及の経験を活かし、放射線による界面準位の発 生機構の究明につなげていきたい。 それにより、宇宙空間でも十分信頼性のある半 導体デバイスの実現につなげていきたい。 謝辞

本論文の作成に関して、弛まぬご指導、ご鞭撻を頂きました、東京理科大学 基礎工学研究科 電子応用工学専攻 教授の蟹江 壽先生には感謝致します。また、 東京理科大 理学研究科 応用物理学専攻 教授の岡村 総一郎先生、基礎工学研 究科 電子応用工学専攻 教授の谷口 淳先生、 同 常盤 和靖先生、同 藤代 博記先生には論文の審査のため貴重な時間を割いていただき、またご指導も頂き、 ありがとうございました。

本学位の元となる結果及び理論を構築できましたのは、1983 年から沖電気にて DRAMの開発に携わった事が最大の要因だと考えております。 沖電気では、自分が まだ駆け出しの技術者であった時から、ずっとご指導頂いている、現天谷製作所社長 の吉岡 献太郎氏、及び DRAM を作るためにともに苦楽を味わった担当者各位にお 礼を申し上げます。 また、仕事の中でみつかった問題・課題を技術的にどのように 解析していくかの基礎を叩き込んで頂きました現 OEG の味岡 恒夫氏に、この場を借 りてお礼を申し上げます。

本論文の主論文の 2/3 は 1991-1993 年に米国のオレゴン州立大学に留学してい た時に論文にしたものです。オレゴン州立大学では、半導体デバイスや回路の基礎 をご教授頂いた、Dr. Lenoard Forbes を筆頭に論文の共著者でもある、Dr. Nam Hwang、Dr. Kai Tuan (Kelvin) Yan、の各氏に深謝致します。 お陰様で米国にて研究 を行え、新たな現象を説明することができました。

今回、学位をとるにあたっていろいろとお世話を頂きました、大学の先輩でもあり、 沖電気の先輩でもある、ミマキ電子社長の高野 紘氏には最大の感謝を示したいと 思います。 さらに、学位取得のためご紹介をして頂きました沖電気での同僚である、 鹿島 保昌氏にお礼を申し上げます。 最後に、ここまでの教育の基礎を築いていただきました、亡父 倉知 昌三、母 仲子に、そして最大の応援者であった妻 香織に感謝の意を表します。 付録 発表論文リスト

主論文

1. <u>Ikuo Kurachi</u> and Yasuhiro Fukuda, "Improvement of "Soft Breakdown" Leakage of off-state nMOSFETs Induced by HBM ESD Events Using Drain Engineering for LDD Structure," *IEICE Trans. Fundamentals*, vol. **E77-A**, no. 1, pp. 166-173, Jan. 1994.

2. <u>Ikuo Kurachi</u>, Yasuhiro Fukuda, Naoki Miura, and Fumio Ichikawa, "Analysis of Soft Breakdown Failure with ESD on Output Buffer nMOSFETs and Its Improvement," *IEEE Trans. Ind. Appl.*, vol. **30**, no. 2, pp. 358-364, Mar./Apr. 1994.

3. <u>Ikuo Kurachi</u>, Nam Hwang, and Leonard Forbes, "Physical Model of Drain Conductance, gd, Degradation of NMOSFET's Due to Interface State Generation by Hot Carrier Injection," *IEEE Trans. Electron Dev.*, vol. **41**, no. 6, pp. 964-969, Jun. 1994.

4. <u>I. Kurachi</u>, K. T. Yan, and L. Forbes, "Reliability consideration of hot-carrier induced degradation in analogue nMOSFET amplifier," *Electron. Lett.*, vol. **30**, no. 19, pp. 1568-1570, Sep. 1994.

<u>Ikuo Kurachi</u>, Hiroshi Takano, and Hisashi Kanie, "Study of oxide-silicon interface state generation and annihilation by rapid thermal processing," *Jpn. J. Appl. Phys.*, vol. 54, p. 086501, 2015.

## 参考論文

 <u>Ikuo Kurachi</u>, "Advanced Characterization Method for Sub-Micron DRAM Cell Transistors," *IEICE Trans. Electron*, vol. **E82-C**, no. 4, pp. 618-623, Apr. 1999.

2. <u>Ikuo Kurachi</u> and Kentaro Yoshioka, "Enhancement and retardation of thermally boron diffusion in silicon from atmospheric pressure chemical vapor deposited boron silicate glass film," *Jpn. J. Appl. Phys.*, vol. **53**, p. 036504, 2014.

3. Riichiro Shirota, Bo-Jun yang, Yung-Yueh Chiu, Hsuan-Tse Chen, Seng-Fei Ng, Pin-Yao Wang, Jung-Ho Chang, and <u>Ikuo Kurachi</u>, "New Method to Analyze the Shift of Floating Gate Charge and Generated Tunnel Oxide Trapped Charge Profile in NAND Flash Memory by Program/Erase Endurance," *IEEE Trans. Electron Dev.*, vol. **62**, no. 1, pp. 114-120, Jan. 2015.

4. <u>Ikuo Kurachi</u>, Kazuo Kobayashi, Masao Okihara, Hiroki Kasai, Takaki Hatsui, Kazuhiko Hara, Toshinobu Miyoshi, and Yasuo Arai, "Analysis of Effective Gate Length Modulation by X-ray Irradiation for Fully Depleted SOI p-MOSFET," *IEEE Trans. Electron Devices*, vol. **62**, no. 8, pp. 2371-2376, 2015.

5. <u>Ikuo Kurachi</u> and Kentaro Yoshioka, "Analytical boron diffusivity model in silicon for thermal diffusion from boron silicate glass film," *Jpn. J. Appl. Phys.*, vol. 54, p. 096502, 2015.