

氏名（本籍） ^{すみ} ^{かわ} ^{やす} ^{のぶ}
澄川靖信（神奈川県）
学位の種類 博士（理学）
学位記番号 甲第1086号
学位授与の日付 平成27年3月20日
学位授与の要件 学位規則第4条第1項該当
学位論文題目 **Optimizing Utilization of Memory Hierarchy
Based on Code Motion**
(コード移動に基づいたメモリ階層の使用最適化)

論文審査委員 (主査) 教授 滝本 宗宏
教授 武田 正之 教授 太原 育夫
教授 明石 重男 教授 大和田 勇人
准教授 西山 裕之

論文内容の要旨

一般的なコンピュータはプロセッサとメインメモリを持つ。プロセッサは高速に処理できるが、メインメモリへのアクセス時間は低速である。この差は年々拡大しており、これからの差が広がると考えられている。この問題を解決するために、現在のプロセッサの多くは、メインメモリよりも高速にアクセスできるレジスタとキャッシュメモリを備えている。このような構成のコンピュータ上でプログラムを高速に実行するためには、プログラムがレジスタとキャッシュメモリを効率良く使用し、メインメモリへの参照回数を低減することが重要である。一方、コンパイラのコード最適化は、入力されたプログラムをより高速に実行できるように、プログラムを変更する。特に、繰返し実行される冗長な命令や、実行結果が使用されないにも関わらず不要に実行される命令を除去するために、命令の実行点を変更する手法はコード移動と呼ばれ、多くの強力な手法が提案されている。

本研究では部分冗長除去 (partial redundancy elimination, 以降 PRE と呼ぶ) と呼ばれる、冗長な命令を除去するコード移動法を拡張し、プログラムがメモリ階層を効率よく使用できるようにプログラムを変更する手法を提案する。本研究では 4 つの新しい手法を提案する。まず、最初の手法として、従来の PRE の解析効率を向上させる効率的な要求駆動型 PRE (effective demand-driven partial redundancy elimination, 以降 EDDPRE と呼ぶ) を提案する。従来の PRE は、字面が同じ式を、プログラム全体を解析するデータフ

ロー解析によって調べるのに対して、EDDPRE は各式の計算結果の冗長性を、プログラムの一部だけから調べる。次に、2つ目の手法として、ループの異なる繰返し間で冗長な配列参照を除去するために EDDPRE を拡張したスカラー置換 (PRE based scalar replacement, 以降 PRESR と呼ぶ) を提案する。EDDPRE と PRESR は冗長な配列参照を、前回の実行結果を保持する一時変数を使用することによって書き換え、除去する。配列のデータはメインメモリに格納されるのに対して、一時変数のデータはレジスタに格納される。すなわち、これらの手法によって、メモリ参照をレジスタ参照に変更する。最後に、同じ配列への参照を連続して行うように配列参照を移動することによってメモリの局所性を高め、キャッシュミスと低減する大域ロード命令集約 (global load instruction aggregation, 以降 GLIA と呼ぶ) と、多次元配列を扱えるように GLIA を拡張した MDGLIA (multi-dimensional GLIA) を提案する。MDGLIA は、同じ配列に対する参照のうち、上位次元から連続して一致する添字数が多いものを互いに近いプログラム点に移動させる。キャッシュミスが生じるとメインメモリから参照データをキャッシュメモリとレジスタに複製する。すなわち、GLIA と MDGLIA によってメインメモリへの参照数を低減する。

4 つの手法を COINS コンパイラ上で実現し、SPEC2000 ベンチマークのいくつかのプログラムに対して各手法を適用し、それぞれの手法の効果を確認した。EDDPRE を適用したところ、従来手法と同様の実行効率を改善しながら、解析効率が約 50%改善したことを確認した。また、PRESR を適用したところ、従来のスカラー置換の手法と比べて、平均で約 2%程度の実行効率の向上を確認した。最後に、GLIA と MDGLIA を適用したところ、いくつかのプログラムでキャッシュミスが低減したことを確認した。

本研究によって、レジスタとキャッシュメモリを効率良く使用するコードを生成することが可能となるので、より高速なプログラムの実行を実現できる。

論文審査の結果の要旨

プロセッサとメインメモリの処理速度の差が年々拡大しており、将来もこの差は広がると考えられる。現在のプロセッサの多くが、レジスタとキャッシュメモリを備えており、これらの処理速度はメインメモリよりも高速なので、レジスタとキャッシュメモリを効率よく使用して、メインメモリへの参照回数を低減することが、プログラムを効率よく実行するために重要である。

本論文では、部分冗長除去 (partial redundancy elimination, 以降 PRE と呼ぶ) と呼ばれる、命令を移動することによって冗長な命令を除去する最適化手法を、必要な個所にだけ局所的に適用できる要求駆動型 PRE (Effective demand-driven partial redundancy elimination, 以降 EDDPRE と呼ぶ) に拡張し、解析効率を向上させるとともに、その EDDPRE をフレームワークとして、メインメモリへのアクセスを低減する 3 つの新しい最適化手法を実現している。

まず、EDDPRE を、ループの異なる繰返し間で冗長な配列参照を除去できるように拡張することによって、単純なループにだけに適用されていたスカラー置換 (PRE based scalar replacement, 以降 PRESR と呼ぶ) と呼ばれる最適化を、プログラム構造を考慮することなく適用できるものとして実現している。また、EDDPRE を、配列参照を移動して同じ配列への参照を連続させることによってメモリの局所性を高め、キャッシュヒット率を向上させる大域ロード命令集約 (global load instruction aggregation, 以降 GLIA と呼ぶ) という新しい最適化を実現している。さらに、GLIA を、同じ多次元配列に対する参照のうち、上位次元から連続して一致する添字数が多いものを互いに近いプログラム点に移動させるように拡張することによって、キャッシュヒット率をさらに向上させる MDGLIA (multidimensional GLIA) を実現している。

最終的に、EDDPRE を含めた 4 つの手法をコンパイラの最適化部として実現し、SPEC2000 ベンチマークのいくつかのプログラムに適用して、その解析効率と、生成された実行コードの実行効率から最適化効果を確認している。EDDPRE については、従来手法と同等の実行効率を実現しながら、解析効率を約 50%改善できることを示しており、PRESR については、従来のスカラー置換の手法と比べて、6 つのプログラムすべてに対して、約 2%程度の実行効率の向上を確認している。GLIA と MDGLIA についても、いくつかのプログラムで実行効率が向上することを示している。

以上、本論文は、メモリ階層を有効利用する新しい最適化手法を提案するとともに、その効果を実験によって示しており、理論と実践の両面において理学的な貢献度が極めて高いと判断する。よって、本論文は、博士(理学)の学位論文として十分に価値あるものと認める。